Intel Agilex® 7 エンベデッド・メモリー・ユーザーガイド

ID 683241
日付 4/10/2023
Public
ドキュメント目次

4.2. eSRAM Intel Agilex® FPGA IP

eSRAM Intel Agilex® FPGA IP の基本的なビルディング・ブロックはバンクです。このバンクは、1K x 64 ビットの SRAM ブロックのアレイで構成されます。

32 個の eSRAM バンクを組み合わせてチャネルを形成します。

図 28. eSRAM チャネル


4 つのメモリーポートを組み合わせて eSRAM のシステムを形成します。各ポートは 2 つのチャネルで構成されます。

図 29. eSRAM システム