Agilex™ 7 エンベデッド・メモリー・ユーザーガイド

ダウンロード PDF
ID 683241
日付 12/17/2024
Public
ドキュメント目次
ドキュメント目次 x
1. Agilex™ 7 エンベデッド・メモリーの概要 2. Agilex™ 7 エンベデッド・メモリーのアーキテクチャーと機能 3. Agilex™ 7 エンベデッド・メモリーのデザインに関する考慮事項 4. Agilex™ 7 エンベデッド・メモリー IP のリファレンス 5. Agilex™ 7 エンベデッド・メモリーのデバッグ 6. Agilex™ 7 エンベデッド・メモリー・ユーザーガイド・アーカイブ 7. Agilex™ 7 エンベデッド・メモリー・ユーザーガイド改訂履歴
1. Agilex™ 7 エンベデッド・メモリーの概要 x
1.1. Agilex™ 7 エンベデッド・メモリーの機能
2. Agilex™ 7 エンベデッド・メモリーのアーキテクチャーと機能 x
2.1. Agilex™ 7 M シリーズ M20K ブロックのファブリック・ネットワークオンチップ (NoC) 2.2. Agilex™ 7 エンベデッド・メモリー・ブロックにおけるバイト・イネーブル 2.3. アドレス・クロック・イネーブルのサポート 2.4. 非同期クリアと同期クリア 2.5. メモリーブロックの誤り訂正コード (ECC) のサポート 2.6. Agilex™ 7 エンベデッド・メモリーのクロックモード 2.7. Agilex™ 7エンベデッド・メモリーのコンフィグレーション 2.8. Force-to-Zero 2.9. コヒーレント読み出しメモリー 2.10. フリーズロジック 2.11. トゥルー・デュアルポートのデュアルクロック・エミュレーター 2.12. 読み出しアドレスレジスターと書き込みアドレスレジスターの初期値 2.13. M20K ブロックのタイミングまたは消費電力の最適化機能 2.14. Agilex™ 7 でサポートされるエンベデッド・メモリー IP
2.2. Agilex™ 7 エンベデッド・メモリー・ブロックにおけるバイト・イネーブル x
2.2.1. バイト・イネーブル制御 2.2.2. データバイト出力 2.2.3. バイト・イネーブルの動作
2.5. メモリーブロックの誤り訂正コード (ECC) のサポート x
2.5.1. 誤り訂正コードの真理値 2.5.2. パリティービット 2.5.3. ECC のパリティーフリップ 2.5.4. ECC Read-During-Write の動作
2.6. Agilex™ 7 エンベデッド・メモリーのクロックモード x
2.6.1. シングルクロック・モード 2.6.2. 読み出し/書き込みクロックモード 2.6.3. 入力/出力クロックモード 2.6.4. クロックモードにおける非同期/同期クリア 2.6.5. 同時読み出し/書き込みにおける出力読み出しデータ 2.6.6. クロックモードにおける独立したクロックイネーブル
2.7. Agilex™ 7エンベデッド・メモリーのコンフィグレーション x
2.7.1. 混合幅のポート・コンフィグレーション
2.9. コヒーレント読み出しメモリー x
2.9.1. 転送ロジック
3. Agilex™ 7 エンベデッド・メモリーのデザインに関する考慮事項 x
3.1. メモリーブロックの選択についての考慮事項 3.2. 同時読み出し動作についての考慮事項 3.3. Read-During-Write (RDW) 3.4. 電源投入時の状態とメモリーの初期化についての考慮事項 3.5. 消費電力の削減 3.6. 非決定的な入力の使用に関する制限 3.7. クロック信号と他のコントロール信号の同時変更に関する制限 3.8. Quartus® Prime 開発ソフトウェアにおけるメモリーの高度な設定 3.9. メモリー深度の設定に関する考慮事項 3.10. M20K エンベデッド・メモリー・ブロックの入力クロック品質要件 3.11. メモリー出力のレジスターに関する考慮事項
3.3. Read-During-Write (RDW) x
3.3.1. Read-During-Write 動作のカスタマイズ
3.3.1. Read-During-Write 動作のカスタマイズ x
3.3.1.1. 同一ポートの Read-During-Write モード 3.3.1.2. 混合ポートの Read-During-Write モード
4. Agilex™ 7 エンベデッド・メモリー IP のリファレンス x
4.1. オンチップメモリー RAM/ROM インテル FPGA IP コア 4.2. eSRAM Agilex™ FPGA IP 4.3. FIFO Intel FPGA IP 4.4. Shift Register (RAM-based) Intel® FPGA IP
4.1. オンチップメモリー RAM/ROM インテル FPGA IP コア x
4.1.1. RAM/ROM Intel® FPGA IP のリリース情報 4.1.2. RAM: 1-PORT Intel® FPGA IP のパラメーター 4.1.3. RAM: 2-PORT Intel® FPGA IP のパラメーター 4.1.4. RAM: 4-PORT Intel® FPGA IP のパラメーター 4.1.5. ROM: 1-PORT Intel® FPGA IP のパラメーター 4.1.6. ROM: 2-PORT Intel® FPGA IP のパラメーター 4.1.7. パラメーター設定の手動変更 4.1.8. RAM および ROM のインターフェイス信号
4.1.7. パラメーター設定の手動変更 x
4.1.7.1. RAM および ROM のパラメーター設定
4.2. eSRAM Agilex™ FPGA IP x
4.2.1. eSRAM Agilex™ FPGA IP のリリース情報 4.2.2. eSRAM システムの機能 4.2.3. eSRAM Agilex™ FPGA IP のパラメーター 4.2.4. eSRAM Agilex™ FPGA IP のインターフェイス信号 4.2.5. eSRAM のタイミング図
4.2.2. eSRAM システムの機能 x
4.2.2.1. eSRAM の仕様
4.3. FIFO Intel FPGA IP x
4.3.1. FIFO Intel® FPGA IP のリリース情報 4.3.2. コンフィグレーション方法 4.3.3. 仕様 4.3.4. FIFO の機能におけるタイミング要件 4.3.5. SCFIFO の ALMOST_EMPTY 機能のタイミング 4.3.6. FIFO の出力ステータスフラグとレイテンシー 4.3.7. FIFO の準安定状態の保護および関連オプション 4.3.8. FIFO の同期クリアと非同期クリアの影響 4.3.9. SCFIFO および DCFIFO の Show-ahead モード 4.3.10. 異なる入力幅と出力幅 4.3.11. DCFIFO のタイミング制約の設定 4.3.12. 手動インスタンス化のコーディング例 4.3.13. デザイン例 4.3.14. クロック・ドメイン・クロッシングでのグレイコード・カウンター転送 4.3.15. エンベデッド・メモリーの ECC 機能に関するガイドライン 4.3.16. FIFO Intel® FPGA IP のパラメーター 4.3.17. リセットスキーム
4.3.3. 仕様 x
4.3.3.1. Verilog HDLプロトタイプ 4.3.3.2. VHDL のコンポーネント宣言 4.3.3.3. VHDLのLIBRARY-USE 宣言 4.3.3.4. パラメーター化が可能なマクロ・テンプレートの HDL コード 4.3.3.5. FIFO の信号 4.3.3.6. FIFO のパラメーター設定
4.3.8. FIFO の同期クリアと非同期クリアの影響 x
4.3.8.1. DCFIFO コンパイル時のリカバリーとリムーバルのタイミング違反警告
4.3.11. DCFIFO のタイミング制約の設定 x
4.3.11.1. 組み込みタイミング制約 4.3.11.2. ユーザーでコンフィグレーション可能なタイミング制約
4.3.11.2. ユーザーでコンフィグレーション可能なタイミング制約 x
4.3.11.2.1. SDC コマンド
4.4. Shift Register (RAM-based) Intel® FPGA IP x
4.4.1. Shift Register (RAM-based) Intel® FPGA IP のリリース情報 4.4.2. Shift Register (RAM-based) Intel® FPGA IP の機能 4.4.3. Shift Register (RAM-based) Intel® FPGA IP の基本的な説明 4.4.4. Shift Register (RAM-based) Intel® FPGA IP のパラメーターの設定 4.4.5. シフトレジスターのポートとパラメーターの設定
1. Agilex™ 7 エンベデッド・メモリーの概要
2. Agilex™ 7 エンベデッド・メモリーのアーキテクチャーと機能
3. Agilex™ 7 エンベデッド・メモリーのデザインに関する考慮事項
4. Agilex™ 7 エンベデッド・メモリー IP のリファレンス
5. Agilex™ 7 エンベデッド・メモリーのデバッグ
6. Agilex™ 7 エンベデッド・メモリー・ユーザーガイド・アーカイブ
7. Agilex™ 7 エンベデッド・メモリー・ユーザーガイド改訂履歴

4.1.7.1. RAM および ROM のパラメーター設定

表 29.   altera_syncram のパラメーター デザインファイルを手動で編集する際は、次のパラメーター・リストを使用します。
パラメーター名 選択可能な値 詳細
operation_mode

SINGLE_PORT

DUAL_PORT

BIDIR_DUAL_PORT

QUAD_PORT

ROM

メモリーブロックの動作モードです。
WIDTH_A — ポート A のデータ幅です。
widthad_a — ポート A のアドレス幅です。
numwords_a — ポート A のメモリーブロックのデータワード数です。
outdata_reg_a

UNREGISTERED

CLOCK1

CLOCK0

ポート A のデータ出力レジスターのクロックです。
outdata_aclr_a

NONE

CLEAR1

CLEAR0

ポート A のデータ出力レジスターに対する非同期クリアです。outdata_reg_a パラメーターが UNREGISTERED に設定されている場合、このパラメーターは出力ラッチのクリア・パラメーターを指定します。
address_aclr_a

NONE

CLEAR0 		ポート A のアドレス入力レジスターをクリアするオプションです。
width_byteena_a — ポート A のバイト・イネーブル・バスの幅です。この幅は、width_a の値をバイトサイズで割った値に等しくする必要があります。デフォルト値の 1 は、バイト・イネーブルが使用されていない場合にのみ許可されます。
WIDTH_b — ポート B のデータ幅です。
widthad_b — ポート B のアドレス幅です。
numwords_b — ポート B のメモリーブロックのデータワード数です。
outdata_reg_b

UNREGISTERED

CLOCK1

CLOCK0

ポート B のデータ出力レジスターのクロックです。
address_reg_b

CLOCK1

CLOCK0

ポート B のアドレスレジスターのクロックです。
outdata_aclr_b

NONE

CLEAR1

CLEAR0

ポート B のデータ出力レジスターに対する非同期クリアです。outdata_reg_b パラメーターが UNREGISTERED に設定されている場合、このパラメーターは出力ラッチのクリア・パラメーターを指定します。
address_aclr_b

NONE

CLEAR0 		ポート B のアドレス入力レジスターをクリアするオプションです。
width_byteena_b — ポート B のバイト・イネーブル・バスの幅です。この幅は、width_b の値をバイトサイズで割った値に等しくする必要があります。デフォルト値の 1 は、バイト・イネーブルが使用されていない場合にのみ許可されます。
intended_device_family

“Agilex 7”

シミュレーション目的で使用されるパラメーターです。
ram_block_type

AUTO

M20K

MLAB

メモリーブロックのタイプです。
byte_size

5

8

9

10

バイト・イネーブル・モードのバイトサイズです。
read_during_write_mode_mixed_ports

DONT_CARE

CONSTRAINT_DONT_CARE

NEW_DATA

OLD_DATA

NEW_A_OLD_B

Read-During-Write モードの動作です。
  • デフォルト値は DONT_CARE です。
  • NEW_DATA の値は、LUTRAM モードにおいて読み出しアドレスと出力データが書き込みクロックによってレジスターされる場合にのみサポートされます。
  • CONSTRAINED_DONT_CARE の値は、LUTRAM モードでのみサポートされます。
  • NEW_A_OLD_B の値は、operation_mode パラメーターが QUAD_PORT に設定されている場合にのみサポートされます。
init_file

*.mif

*.hex

初期化ファイルです。
init_file_layout

PORT_A

PORT_B 		初期化ファイルのレイアウトです。
maximum_depth — メモリー・ブロック・スライスの深度です。
clock_enable_input_a

NORMAL

BYPASS

ポート A の入力レジスターのクロックイネーブルです。
clock_enable_output_a

NORMAL

BYPASS

ポート A の出力レジスターのクロックイネーブルです。
clock_enable_input_b

NORMAL

BYPASS

ポート B の入力レジスターのクロックイネーブルです。
clock_enable_output_b

NORMAL

BYPASS

ポート B の出力レジスターのクロックイネーブルです。
read_during_write_mode_port_a

NEW_DATA_NO_NBE_READ

NEW_DATA_WITH_NBE_READ

OLD_DATA

DONT_CARE

ポート A の Read-During-Write 動作です。
read_during_write_mode_port_b

NEW_DATA_NO_NBE_READ

NEW_DATA_WITH_NBE_READ

OLD_DATA

DONT_CARE

ポート B の Read-During-Write 動作です。
ENABLE_ECC

TRUE

FALSE

ECC の機能を有効または無効にします。
ecc_pipeline_stage_enabled

TRUE

FALSE

  • 出力デコーダーの前に ECC パイプライン・レジスターを有効にするかを指定します。有効にすると、1 サイクルのレイテンシーが発生する代わりに、ECC なしのモードと同じパフォーマンスが実現します。
  • このパラメーターを TRUE に設定する場合は、enable_ecc パラメーターを TRUE に設定する必要があります。
  • このパラメーターを TRUE に設定する場合は、outdata_reg_b パラメーターを UNREGISTERED に設定することはできません。
  • デフォルト値は FALSE です。
enable_ecc_encoder_bypass

TRUE

FALSE

ECC のエンコーダー・バイパス機能を有効または無効にします。
  • このパラメーターを TRUE に設定する場合は、enable_ecc パラメーターを TRUE に設定する必要があります。
enable_coherent_read

TRUE

FALSE

コヒーレント読み出し機能を有効または無効にします。
  • デフォルト値は FALSE です。
enable_force_to_zero

TRUE

FALSE

Force-to-Zero の機能を有効または無効にします。
  • デフォルト値は FALSE です。
optimization_option

AUTO

HIGH_SPEED

LOW_POWER

RAM ブロックを最適化する方法を指定します。
  • AUTO が選択されている場合、フィッターは、RAM ブロックを High_Speed モードにするか Low_Power モードにするかを決定します。
  • High_Speed または Low_Power を選択する場合は、RAM のブロックタイプを M20K にする必要があります。
レベル 2 の表題