Advanced SEU Detection インテル® FPGA IPユーザーガイド

ID 683542
日付 3/26/2019
Public
ドキュメント目次

3.1.2. パラメーター・エディター

パラメーター・エディターでは、IP コアのポート、パラメーター、および出力ファイルの生成オプションをコンフィグレーションできます。 パラメーター・エディターの基本的な制御は次のとおりです。
  • Presetsウィンドウを使用し、特定のアプリケーションにプリセット・パラメーター値を適用します (一部のコアに向けて)。
  • Detailsウィンドウを使用してポートとパラメーターの説明を表示し、ドキュメントへのリンクをクリックします。
  • Generate > Generate Testbench Systemの順にクリックし、テストベンチ・システムを生成します (一部のコアに向けて)。
  • Generate > Generate Example Designの順にクリックし、デザイン例を生成します (一部のコアに向けて)。
  • Validate System Integrity をクリックし、システムの汎用コンポーネントをコンパニオン・ファイルに対して検証します (プラットフォーム・デザイナー・システムのみ)。
  • Sync All System Infoをクリックし、システムの汎用コンポーネントをコンパニオン・ファイルに対して検証します (プラットフォーム・デザイナー・システムのみ)。

IP Catalogは、プラットフォーム・デザイナーでも利用可能です (View > IP Catalog)。プラットフォーム・デザイナーのIP Catalogには、排他的なシステム・インターコネクト、ビデオと画像処理、 インテル® Quartus® PrimeのIP Catalogでは利用できないそのほかのシステムレベルのIPが含まれています。プラットフォーム・デザイナー (スタンダード) およびプラットフォーム・デザイナーでのIPの使用方法についての詳細は、Creating a System with Platform DesignerまたはCreating a System with Platform Designer (Standard) をそれぞれ参照ください。