インテルのみ表示可能 — GUID: sss1424672627002
Ixiasoft
2. Advanced SEU Detection インテル® FPGA IPの機能の説明
次のインテル FPGA デバイスは、CRAMフレームごとに巡回冗長検査 (CRC) の値を備えます。また、EDCRCロジックではアップセットの位置と種類の判別が可能です。
- インテル® Arria® 10、 インテル® Cyclone® 10 GX、 Stratix® V、 Arria® V、および Cyclone® Vデバイスファミリーは、32ビットのCRCの値を備えます。
- Stratix® IVおよび Arria® II デバイスは16ビットのCRCの値を備えます。
インテル® Quartus® Prime開発ソフトウェアは、デザインにおいてSEUに影響を受けやすいコンフィグレーション領域のセンシティビティー・マップ・ヘッダー・ファイル (.smh) を生成できます。ソフトウェアは、デザイン階層と割り当てられたASD (Advanced SEU Detection) 領域を使用して.smhを作成します。センシティビティー・プロセス中にAdvanced SEU Detection IP コアは、デバイスEMRに含まれる位置情報を使用し.smhのアップセット位置を検索します。また、ビットがデザインにとってクリティカルかどうかを返します。
Advanced SEU Detection IP コアは、次のコンフィグレーションでインスタンス化することができます。
- オンチップ・ルックアップ・センシティビティー・プロセス—センシティビティー・プロセスのソフトIPは、エラー位置の報告とルックアップを提供します。
- オフチップ・ルックアップ・センシティビティー・プロセス—マイクロプロセッサーなどの外部ユニットは、EMR情報を使用しエラー位置のルックアップを実行します。