インテル® アクセラレーション・スタック (インテル® Xeon® CPU＆FPGA対応) コア・キャッシュ・インターフェイス (CCI-P) リファレンス・マニュアル

ダウンロード PDF
ID 683193
日付 11/04/2019
Public
ドキュメント目次
ドキュメント目次 x
1. アクセラレーション・スタック (インテル® Xeon® CPU & FPGA対応) コア・キャッシュ・インターフェイス (CCI-P) リファレンス・マニュアル
1. アクセラレーション・スタック (インテル® Xeon® CPU & FPGA対応) コア・キャッシュ・インターフェイス (CCI-P) リファレンス・マニュアル x
1.1. 本リファレンス・マニュアルについて 1.2. 概要 1.3. CCI-Pインターフェイス 1.4. AFUの要件 1.5. インテル® FPGAベーシック・ビルディング・ブロック 1.6. デバイス・フィーチャー・リスト 1.7. インテル® アクセラレーション・スタック (インテル® Xeon® CPU & FPGA対応) コア・キャッシュ・インターフェイス (CCI-P) リファレンス・マニュアルの改訂履歴
1.1. 本リファレンス・マニュアルについて x
1.1.1. 本リファレンス・マニュアルのご利用にあたり 1.1.2. 規則 1.1.3. 関連資料 1.1.4. アクセラレーション・スタック (インテル Xeon® CPU & FPGA対応) コア・キャッシュ・インターフェイス (CCI-P) リファレンス・マニュアルの頭字語一覧 1.1.5. アクセラレーションの用語集
1.2. 概要 x
1.2.1. FPGAインターフェイス・マネージャー (FIM) 1.2.2. インテルFPGAインターフェイス・ユニット (FIU) 1.2.3. メモリーおよびキャッシュ階層
1.2.2. インテルFPGAインターフェイス・ユニット (FIU) x
1.2.2.1. インテル® FPGA PAC向けFIU 1.2.2.2. インテルFPGA統合プラットフォーム向けFIU 1.2.2.3. FIU機能の比較
1.3. CCI-Pインターフェイス x
1.3.1. 信号情報 1.3.2. メインメモリーに対する読み出しおよび書き込み 1.3.3. 割り込み 1.3.4. UMsg 1.3.5. I/OメモリーへのMMIOアクセス 1.3.6. CCI-P Tx信号 1.3.7. Txヘッダーのフォーマット 1.3.8. CCI-P Rx信号 1.3.9. マルチキャッシュ・ライン・メモリー・リクエスト 1.3.10. バイト・イネーブル・メモリー・リクエスト (インテル FPGA PAC D5005) 1.3.11. そのほかの制御信号 1.3.12. プロトコルフロー 1.3.13. 順序付けの規則 1.3.14. タイミング図 1.3.15. CCI-P のガイダンス
1.3.2. メインメモリーに対する読み出しおよび書き込み x
1.3.2.1. メインメモリーからの読み出し 1.3.2.2. メインメモリーへの書き込み
1.3.8. CCI-P Rx信号 x
1.3.8.1. RxヘッダーおよびRxデータの形式
1.3.10. バイト・イネーブル・メモリー・リクエスト (インテル FPGA PAC D5005) x
1.3.10.1. バイト・イネーブルとフル・キャッシュ・ライン・アクセスの併用
1.3.12. プロトコルフロー x
1.3.12.1. アップストリーム・リクエスト 1.3.12.2. ダウンストリーム・リクエスト
1.3.13. 順序付けの規則 x
1.3.13.1. メモリーリクエスト 1.3.13.2. MMIOリクエスト
1.3.13.1. メモリーリクエスト x
1.3.13.1.1. メモリー書き込みフェンス 1.3.13.1.2. メモリーの一貫性の説明
1.4. AFUの要件 x
1.4.1. 必須AFU CSRの定義 1.4.2. AFUの検出フロー 1.4.3. AFU_ID
1. アクセラレーション・スタック (インテル® Xeon® CPU & FPGA対応) コア・キャッシュ・インターフェイス (CCI-P) リファレンス・マニュアル

1.3.6. CCI-P Tx信号

図 9.  ccip_if_pkg.sv内のTxインターフェイス構造

Txチャネルは3つあります。

C0およびC1 Txチャネルは、メモリーリクエストに使用されます。C0およびC1 Txチャネルはどちらも、独立したフロー制御を備えます。C0 Txチャネルはメモリー読み出しリクエストに使用され、C1 Txチャネルはメモリー書き込みリクエストに使用されます。

C2 Txチャネルは、MMIO読み出し応答をFIUに返すために使用されます。CCI-PポートはC2で応答を受け入れることを保証しているため、フロー制御はありません。

図 10.  ccip_if_pkg.sv内のTxチャネル構造

各TxチャネルにはValid信号があり、構造内の対応するヘッダーおよびデータ信号を分類します。

次の表に、CCI-P Txインターフェイスを構成する信号を示します。

表 9.  Txチャネルの説明 (チャネル0)
信号 幅 (ビット) 方向 説明
pck_af2cp_sTx.c0.hdr 74 出力 チャネル0のリクエストヘッダーです。表 18 を参照ください。
pck_af2cp_sTx.c0.valid 1 出力 1に設定されている場合、チャネル0のリクエストヘッダーが有効であることを示します。
pck_cp2af_sRx.c0TxAlmFull 1 入力

1に設定されている場合、Txチャネル0はフルに近い状態です。この信号が設定されると、8つまでのリクエストの送信がAFUに許可されます。

0に設定されている場合、AFUはリクエストの送信をすぐに開始することができます。

表 10.  Txチャネルの説明 (チャネル1)
信号 幅 方向 説明
pck_af2cp_sTx.c1.hdr 80 出力 チャネル1のリクエストヘッダーです。表 12 を参照ください。
pck_af2cp_sTx.c1.data 512 出力 チャネル1のデータです。
pck_af2cp_sTx.c1.valid 1 出力 1に設定されている場合、チャネル1のリクエストヘッダーおよびデータが有効であることを示します。
pck_cp2af_sRx.c1TxAlmFull 1 入力

1に設定されている場合、Txチャネル1はフルに近い状態です。この信号が設定されると、8つまでのリクエストまたはデータの送信がAFUに許可されます。

0に設定されている場合、AFUはリクエストの送信をすぐに開始することができます。

表 11.  Txチャネルの説明 (チャネル2)
信号 幅 (ビット) 方向 説明
pck_af2cp_sTx.c2.hdr 9 出力 チャネル2の応答ヘッダーです。表 12 を参照ください。
pck_af2cp_sTx.c2.mmioRdValid 1 出力 1に設定されている場合、チャネル2の応答ヘッダーおよびデータが有効であることを示します。
pck_af2cp_sTx.c2.data 64 出力

チャネル2のデータで、AFUがFIUに返すMMIO読み出しデータです。

4バイトの読み出しの場合、データはビット [31:0] で駆動する必要があります。

8バイトの読み出しの場合、AFUは8バイトのデータ応答を1つ駆動しなければなりません。応答を4バイトの応答2つに分割することはできません。

レベル 2 の表題