Agilex™ 7 エンベデッド・メモリー・ユーザーガイド

ダウンロード PDF
ID 683241
日付 12/17/2024
Public
ドキュメント目次
ドキュメント目次 x
1. Agilex™ 7 エンベデッド・メモリーの概要 2. Agilex™ 7 エンベデッド・メモリーのアーキテクチャーと機能 3. Agilex™ 7 エンベデッド・メモリーのデザインに関する考慮事項 4. Agilex™ 7 エンベデッド・メモリー IP のリファレンス 5. Agilex™ 7 エンベデッド・メモリーのデバッグ 6. Agilex™ 7 エンベデッド・メモリー・ユーザーガイド・アーカイブ 7. Agilex™ 7 エンベデッド・メモリー・ユーザーガイド改訂履歴
1. Agilex™ 7 エンベデッド・メモリーの概要 x
1.1. Agilex™ 7 エンベデッド・メモリーの機能
2. Agilex™ 7 エンベデッド・メモリーのアーキテクチャーと機能 x
2.1. Agilex™ 7 M シリーズ M20K ブロックのファブリック・ネットワークオンチップ (NoC) 2.2. Agilex™ 7 エンベデッド・メモリー・ブロックにおけるバイト・イネーブル 2.3. アドレス・クロック・イネーブルのサポート 2.4. 非同期クリアと同期クリア 2.5. メモリーブロックの誤り訂正コード (ECC) のサポート 2.6. Agilex™ 7 エンベデッド・メモリーのクロックモード 2.7. Agilex™ 7エンベデッド・メモリーのコンフィグレーション 2.8. Force-to-Zero 2.9. コヒーレント読み出しメモリー 2.10. フリーズロジック 2.11. トゥルー・デュアルポートのデュアルクロック・エミュレーター 2.12. 読み出しアドレスレジスターと書き込みアドレスレジスターの初期値 2.13. M20K ブロックのタイミングまたは消費電力の最適化機能 2.14. Agilex™ 7 でサポートされるエンベデッド・メモリー IP
2.2. Agilex™ 7 エンベデッド・メモリー・ブロックにおけるバイト・イネーブル x
2.2.1. バイト・イネーブル制御 2.2.2. データバイト出力 2.2.3. バイト・イネーブルの動作
2.5. メモリーブロックの誤り訂正コード (ECC) のサポート x
2.5.1. 誤り訂正コードの真理値 2.5.2. パリティービット 2.5.3. ECC のパリティーフリップ 2.5.4. ECC Read-During-Write の動作
2.6. Agilex™ 7 エンベデッド・メモリーのクロックモード x
2.6.1. シングルクロック・モード 2.6.2. 読み出し/書き込みクロックモード 2.6.3. 入力/出力クロックモード 2.6.4. クロックモードにおける非同期/同期クリア 2.6.5. 同時読み出し/書き込みにおける出力読み出しデータ 2.6.6. クロックモードにおける独立したクロックイネーブル
2.7. Agilex™ 7エンベデッド・メモリーのコンフィグレーション x
2.7.1. 混合幅のポート・コンフィグレーション
2.9. コヒーレント読み出しメモリー x
2.9.1. 転送ロジック
3. Agilex™ 7 エンベデッド・メモリーのデザインに関する考慮事項 x
3.1. メモリーブロックの選択についての考慮事項 3.2. 同時読み出し動作についての考慮事項 3.3. Read-During-Write (RDW) 3.4. 電源投入時の状態とメモリーの初期化についての考慮事項 3.5. 消費電力の削減 3.6. 非決定的な入力の使用に関する制限 3.7. クロック信号と他のコントロール信号の同時変更に関する制限 3.8. Quartus® Prime 開発ソフトウェアにおけるメモリーの高度な設定 3.9. メモリー深度の設定に関する考慮事項 3.10. M20K エンベデッド・メモリー・ブロックの入力クロック品質要件 3.11. メモリー出力のレジスターに関する考慮事項
3.3. Read-During-Write (RDW) x
3.3.1. Read-During-Write 動作のカスタマイズ
3.3.1. Read-During-Write 動作のカスタマイズ x
3.3.1.1. 同一ポートの Read-During-Write モード 3.3.1.2. 混合ポートの Read-During-Write モード
4. Agilex™ 7 エンベデッド・メモリー IP のリファレンス x
4.1. オンチップメモリー RAM/ROM インテル FPGA IP コア 4.2. eSRAM Agilex™ FPGA IP 4.3. FIFO Intel FPGA IP 4.4. Shift Register (RAM-based) Intel® FPGA IP
4.1. オンチップメモリー RAM/ROM インテル FPGA IP コア x
4.1.1. RAM/ROM Intel® FPGA IP のリリース情報 4.1.2. RAM: 1-PORT Intel® FPGA IP のパラメーター 4.1.3. RAM: 2-PORT Intel® FPGA IP のパラメーター 4.1.4. RAM: 4-PORT Intel® FPGA IP のパラメーター 4.1.5. ROM: 1-PORT Intel® FPGA IP のパラメーター 4.1.6. ROM: 2-PORT Intel® FPGA IP のパラメーター 4.1.7. パラメーター設定の手動変更 4.1.8. RAM および ROM のインターフェイス信号
4.1.7. パラメーター設定の手動変更 x
4.1.7.1. RAM および ROM のパラメーター設定
4.2. eSRAM Agilex™ FPGA IP x
4.2.1. eSRAM Agilex™ FPGA IP のリリース情報 4.2.2. eSRAM システムの機能 4.2.3. eSRAM Agilex™ FPGA IP のパラメーター 4.2.4. eSRAM Agilex™ FPGA IP のインターフェイス信号 4.2.5. eSRAM のタイミング図
4.2.2. eSRAM システムの機能 x
4.2.2.1. eSRAM の仕様
4.3. FIFO Intel FPGA IP x
4.3.1. FIFO Intel® FPGA IP のリリース情報 4.3.2. コンフィグレーション方法 4.3.3. 仕様 4.3.4. FIFO の機能におけるタイミング要件 4.3.5. SCFIFO の ALMOST_EMPTY 機能のタイミング 4.3.6. FIFO の出力ステータスフラグとレイテンシー 4.3.7. FIFO の準安定状態の保護および関連オプション 4.3.8. FIFO の同期クリアと非同期クリアの影響 4.3.9. SCFIFO および DCFIFO の Show-ahead モード 4.3.10. 異なる入力幅と出力幅 4.3.11. DCFIFO のタイミング制約の設定 4.3.12. 手動インスタンス化のコーディング例 4.3.13. デザイン例 4.3.14. クロック・ドメイン・クロッシングでのグレイコード・カウンター転送 4.3.15. エンベデッド・メモリーの ECC 機能に関するガイドライン 4.3.16. FIFO Intel® FPGA IP のパラメーター 4.3.17. リセットスキーム
4.3.3. 仕様 x
4.3.3.1. Verilog HDLプロトタイプ 4.3.3.2. VHDL のコンポーネント宣言 4.3.3.3. VHDLのLIBRARY-USE 宣言 4.3.3.4. パラメーター化が可能なマクロ・テンプレートの HDL コード 4.3.3.5. FIFO の信号 4.3.3.6. FIFO のパラメーター設定
4.3.8. FIFO の同期クリアと非同期クリアの影響 x
4.3.8.1. DCFIFO コンパイル時のリカバリーとリムーバルのタイミング違反警告
4.3.11. DCFIFO のタイミング制約の設定 x
4.3.11.1. 組み込みタイミング制約 4.3.11.2. ユーザーでコンフィグレーション可能なタイミング制約
4.3.11.2. ユーザーでコンフィグレーション可能なタイミング制約 x
4.3.11.2.1. SDC コマンド
4.4. Shift Register (RAM-based) Intel® FPGA IP x
4.4.1. Shift Register (RAM-based) Intel® FPGA IP のリリース情報 4.4.2. Shift Register (RAM-based) Intel® FPGA IP の機能 4.4.3. Shift Register (RAM-based) Intel® FPGA IP の基本的な説明 4.4.4. Shift Register (RAM-based) Intel® FPGA IP のパラメーターの設定 4.4.5. シフトレジスターのポートとパラメーターの設定
1. Agilex™ 7 エンベデッド・メモリーの概要
2. Agilex™ 7 エンベデッド・メモリーのアーキテクチャーと機能
3. Agilex™ 7 エンベデッド・メモリーのデザインに関する考慮事項
4. Agilex™ 7 エンベデッド・メモリー IP のリファレンス
5. Agilex™ 7 エンベデッド・メモリーのデバッグ
6. Agilex™ 7 エンベデッド・メモリー・ユーザーガイド・アーカイブ
7. Agilex™ 7 エンベデッド・メモリー・ユーザーガイド改訂履歴

4.3.6. FIFO の出力ステータスフラグとレイテンシー

ほとんどの FIFO のデザインにおける主な懸念事項は、読み出しおよび書き込みステータス信号の出力レイテンシーです。
表 42.  SCFIFO のステータスフラグの出力レイテンシー次の表は、さまざまな出力モードと最適化オプションに応じた SCFIFO の書き込み信号 (wrreq) と読み出し信号 (rdreq) の出力レイテンシーを示しています。
出力モード 最適化オプション 19 出力レイテンシー (クロックサイクル数)
Normal 20 Speed wrreq / rdreq と full: 1
wrreq と empty: 2
rdreq と empty: 1
wrreq / rdreq と usedw[]: 1
rdreq と q[]: 1
Area wrreq / rdreq と full: 1
wrreq / rdreq と empty: 1
wrreq / rdreq と usedw[]: 1
rdreq と q[]: 1
Show-ahead 20 Speed wrreq / rdreq と full: 1
wrreq と empty: 3
rdreq と empty: 1
wrreq / rdreq と usedw[]: 1
wrreq と q[]: 3
rdreq と q[]: 1
Area wrreq / rdreq と full: 1
wrreq と empty: 2
rdreq と empty: 1
wrreq / rdreq と usedw[]: 1
wrreq と q[]: 2
rdreq と q[]: 1
表 43.  SCFIFO および DCFIFO における ALM 実装 RAM モード
出力モード 最適化オプション 21 出力レイテンシー (クロックサイクル数)
Normal 22 Speed wrreq / rdreq と full: 1
wrreq と empty: 1
rdreq と empty: 1
wrreq / rdreq と usedw[]: 1
rdreq と q[]: 1
Area wrreq / rdreq と full: 1
wrreq / rdreq と empty: 1
wrreq / rdreq と usedw[]: 1
rdreq と q[]: 1
Show-ahead 22 Speed wrreq / rdreq と full: 1
wrreq と empty: 1
rdreq と empty: 1
wrreq / rdreq と usedw[]: 1
wrreq と q[]: 1
rdreq と q[]: 1
Area wrreq / rdreq と full: 1
wrreq と empty: 1
rdreq と empty: 1
wrreq / rdreq と usedw[]: 1
wrreq と q[]: 1
rdreq と q[]: 1
表 44.  DCFIFO のステータスフラグの出力レイテンシー次の表は、DCFIFO の書き込み信号 (wrreq) と読み出し信号 (rdreq) の出力レイテンシーを示しています。
出力レイテンシー (クロックサイクル数)
wrreq と wrfull: 1 wrclk
wrreq と rdfull: 2 wrclk サイクル + 続く n rdclk 23
wrreq と wrempty: 1 wrclk
wrreq と rdempty: 2 wrclk 24 + 続く n rdclk 24
wrreq と wrusedw[]: 2 wrclk
wrreq と rdusedw[]: 2 wrclk + 続く n + 1 rdclk 24
wrreq と q[]: 1 wrclk + 続く 1 rdclk 24
rdreq と rdempty: 1 rdclk
rdreq と wrempty: 1 rdclk + 続く n wrclk 24
rdreq と rfull: 1 rdclk
rdreq と wrfull: 1 rdclk + 続く n wrclk 24
rdreq と rdusedw[]: 2 rdclk
rdreq と wrusedw[]: 1 rdclk + 続く n + 1 wrclk 24
rdreq と q[]: 1 rdclk
19 スピードの最適化は、ADD_RAM_OUTPUT_REGISTER パラメーターを ON に設定することと同等です。パラメーターを OFF に設定すると、エリアの最適化と同等になります。
20 Normal 出力モードは、LPM_SHOWAHEAD パラメーターを OFF に設定することと同等です。Show-ahead モードの場合、パラメーターは ON に設定されます。
21 スピードの最適化は、ADD_RAM_OUTPUT_REGISTER パラメーターを ON に設定することと同等です。パラメーターを OFF に設定すると、エリアの最適化と同等になります。
22 Normal 出力モードは、LPM_SHOWAHEAD パラメーターを OFF に設定することと同等です。Show-ahead モードの場合、パラメーターは ON に設定されます。
23 rdclk および wrclk の n サイクル数は同期ステージの数と等しく、WRSYNC_DELAYPIPE パラメーターと RDSYNC_DELAYPIPE パラメーターに関連付けられています。実際の同期ステージ (n) とさまざまなターゲットデバイスに対して設定されるパラメーターの関連性については、FIFO の準安定状態の保護および関連オプション を参照してください。
24 これは、Show-ahead 出力モードにのみ適用されます。Show-ahead 出力モードは、LPM_SHOWAHEAD パラメーターを ON に設定することと同等です。
レベル 2 の表題