インテルのみ表示可能 — GUID: nik1412379588228
Ixiasoft
2.1.1. Link Designerモジュールでの通信リンクの構築
2.1.2. Link and Simulation Setting
2.1.3. トランスミッターの設定
2.1.4. レシーバーの設定
2.1.5. IBIS-AMIラッパー
2.1.6. チャネル設定
2.1.7. バッチ・チャネル・シミュレーションのコンフィグレーション
2.1.8. クロストーク・アグレッサー・トランスミッターの設定
2.1.9. リピーターとリタイマーのコンフィグレーション
2.1.10. ノイズソースのリンク・コンポーネント
2.1.11. System Options
2.1.12. プロジェクト・マネージメントの機能
2.1.13. プロジェクトのアーカイブと解凍
2.1.14. Device Model Importer
2.1.15. 解析機能および事前シミュレーションと事前解析チェックリスト
2.1.16. COM解析
インテルのみ表示可能 — GUID: nik1412379588228
Ixiasoft
2.1.3.3. Characterization Data Access
Characterization Data Access - トランスミッターのジッター値は、ビルトインデバイスの特性データベースから取得できます。
注: Advanced Link Analyzerでは、要求に応じてインテルArria 10 GX/SX/GT、 Stratix® V GT、 Stratix® V GXおよび Arria® V GZ、インテルStratix 10 Lタイル/H タイル/E タイルの特性データベースへのアクセスをサポートします。IBIS-AMI Wrapper Technologyでサポートされているデバイスの場合、ジッター/ノイズモデルはIBIS-AMIモデルによって提供されます。また、ラッパーはリンク設定に関連付けられた正しいジッター/ノイズ値を決定します。この機能が必要な場合は、マイ・インテル・サポートにお問い合わせください。
特性データへのアクセスには、次のガイドラインを使用します。
- Stratix® V GX、 Stratix® V GT、 Arria® V GZ、Intel Arria 10 GX/SX/GT、Intel Stratix 10 L-Tile/H-Tile/E-Tile/P-Tile、または インテル® Agilex™ E-Tile/P-Tileが選択されている場合、Characterization Data Accessボタンが表示され、シミュレーションにトランスミッターのジッター・パラメーターを含めることができます。
- Characterization Data Accessは、PVTのバリエーションをカバーします。目的の動作条件に最適なプロセス、電圧、および温度条件を選択できます。
- ボタンをクリックすると、Characterization Data Accessにより、Advanced Link Analyzerが次の方法で特性データを使用するようにコンフィグレーションされます。
- 特性データエントリー用のJitter/Noise Component Modeを選択する
- Jitter/Noise Data Lockをオンにする
- ジッター単位の選択に基づいてデバイス特性データをインポートする
- RJ - 単位はUI (RMS) またはps (RMS) から選択できます。
- Other Jitter - 単位としてUI (pk-pk)、UI (pk)、ps (pk-pk)、またはps (pk) を選択できます。
これらのアクションは、Advanced Link Analyzerシミュレーション・エンジンに、データベースからの特性データを使用するよう通知します。
注:
- 特性データは、参考用にテキストボックスに表示されます。Advanced Link Analyzerシミュレーション・エンジンは、独自のアルゴリズムを使用して、シミュレーションのジッターとノイズを正確にモデル化します。
- Jitter/Noise Data Lockをオフにすると、ジッターとノイズの内容をロック解除できます。ただし、ジッターとノイズのモデルと値は、Jitter/Noise Data Lockがオンになっている場合とは異なる場合があります。
- Characterization Data Accessは、データレートが次の範囲にある場合にサポートされます。
- Stratix® V GX: 5 Gbpsから14.1 Gbps
- Stratix® V GT: 19.6 Gbpsから28.1 Gbps
- インテルStratix 10 Lタイル: 3 Gbpsからデータシートで指定されている最大データレート (Typical PVTのみ)
- Arria® V GZ: 5 Gbpsから14.1 Gbps
- インテルArria 10 GX/SX: 3 Gbpsから17.4 Gbps
- インテルArria 10 GT: 3 Gbpsからデータシートで指定された最大データレート
- インテルStratix 10 Lタイル: インテルStratix 10 Lタイルの仕様に準拠
- インテルStratix 10 Hタイル: インテルStratix 10 Hタイルの仕様に準拠
- インテルStratix 10 Eタイル: インテルStratix 10 Eタイルの仕様に準拠
- インテルStratix 10 Pタイル: インテルStratix 10 Pタイルの仕様に準拠
- インテルAgilex Eタイル: インテルAgilex Eタイルの仕様に準拠
- インテルAgilex Pタイル: インテルAgilex Pタイルの仕様に準拠
- インテルAgilex Rタイル: インテルAgilex Rタイルの仕様に準拠
- インテルAgilex Fタイル: インテルAgilex Fタイルの仕様に準拠
- データレート、VOD、PLLタイプと帯域幅、PVT条件などのリンクとデバイスのコンフィグレーションを変更した後、Characterization Data Accessをクリックしてジッター値を更新する必要があります。
- Jitter/Noise Data Lockがオンになっている場合、Advanced Link Analyzerは、次の条件下でジッターデータがシミュレーション・コンフィグレーションと一致するかどうかを調べます。
- シミュレーションの開始時
- リンク・コンフィグレーションの保存時
- バッチ・シミュレーション・モード時に、ジッターデータが取得され、リンク・コンフィグレーションに基づいて計算される際
リンク・コンフィグレーションがCharacterization Data Accessのサポート範囲を超えると、警告メッセージ (条件1および2) が表示され、ジッターがリセットされます (すべての条件)。
図 31. Characterization Data Access: PVT条件およびJitter/Noise Lock

図 32. Characterization Data Accessの使用法とメッセージ
