インテル® HLS コンパイラー: ユーザーガイド

ID 683456
日付 12/22/2017
Public
ドキュメント目次

5. コンポーネントの最適化と改善

コンポーネントおよびテストベンチの機能性の検証をした後、コンポーネントを RTL にコンパイルして high-level design レポートを確認し、コンポーネント・デザインをさらに最適化して改良することができます。high-level design レポートには、コンポーネントのハードウェアへの実装方法に関するさまざまな側面の見積りが表示されます。
コンポーネントを RTL にコンパイルして high-level design レポートを確認することで、シミュレーションまたは Quartus の完全な合成を実行せずに、コード変更がコンポーネントのハードウェアの実装に与える影響を確認できます。
シミュレーションを実行せずにコンポーネントを RTL にコンパイルするには、次のコマンドを発行します。
i++ -march="<FPGA_family_or_part_number>" --simulator none
また、--simulator noneオプションを省略することで ModelSim* シミュレーション・フローを使用してコンポーネントをコンパイルする事も可能ですが、シミュレーション・フローのコンパイルには若干時間を要する可能性があります。しかしながら、シミュレーション・フローを使用してコンポーネントをコンパイルすると、high-level design レポートに関する追加情報を得ることができます。

インテル® HLS コンパイラーの High Level Design レポート (report.html)

high-level design レポートはreport.htmlと呼ばれる HTML ファイルで、ウェブブラウザーで開いて確認することができます。high-level design レポートはコンポーネントを RTL にコンパイルする際に作成される <name>.prj/reportsフォルダー内で検索できます。

high-level design レポートを使用して、次の情報を含むコンポーネントに関する情報を確認します。
  • コンポーネントのレイテンシー
  • アンロールステータスを含むループ情報
  • ロードストアー・ユニットを含むコンポーネント検証、コンポーネント・インターフェイス、およびローカルメモリー・システム

シミュレーション・フローを実行した後、レポートはコンポーネントのリセット・レイテンンシーといった検証統計も表示します。

Quartus 統合ツールでコンポーネントを合成した後、レポートに次の追加情報が表示されます。
  • 最大クロック周波数
  • エリア使用率

high-level design レポートおよびそれを使用したコンポーネントの最適化と改善の方法について詳しくは、High Level Design レポートのレビュー (report.html)を参照してください。