インテルのみ表示可能 — GUID: ewa1462822105543
Ixiasoft
B.4. コンポーネントのエリア使用率のレビュー
High Level Design レポート (report.html) ファイルには、見積られる FPGA エリア使用率の詳しい内容が含まれています。また、プライベート・メモリー構成などの主要なハードウェア機能に関するフィードバックも提供します。
見積りエリア使用率の情報は、 インテル® Quartus® Primeソフトウェアから得た結果のリソース使用率と相関しますが、一致している必要はありません。見積りエリア使用率は、デザインのエリア・オーバーヘッドを伴うデザインの一部の識別に使用します。また、見積りを使用して異なるデザイン間のエリア使用率を比較することも可能です。見積りエリア使用率の情報は最終リソース使用率のプランニングには使用しないでください。
High Level Design レポートの Summary ページの Quartus Fit Summary セクションはデザインを インテル® Quartus® Primeでコンパイルした後に表示されます。コンパイル後、Summary ページに次のセクションが現れます。
- Quartus Fit Clock Summary
- Quartus Fit Resource Utilization Summary
Quartus Fit Clock Summary セクションは、デザインで達成することができる最大クロック周波数を表示します。
Quartus Fit Resource Utilization Summary セクションは、デザイン全体と個別の各コンポーネントの両方のエリア使用率の合計を表示します。ソースラインでのエリア情報の内容はありません。
ヒント: インテル® Quartus® Primeソフトウェアを使用するコンポーネントのコンパイルは、数時間を要する場合があります。対照的に、 インテル® HLS コンパイラーはほとんどのデザインで数分のうちに High Level Design レポートファイルを生成することができます。
インテル® Quartus® Primeソフトウェアを使用してデザインをコンパイルする前、High Level Design レポートは次の例のようになっています。
インテル® Quartus® Primeソフトウェアを使用してデザインをコンパイルした後、High Level Design レポートは次の例のようになります。
