インテルのみ表示可能 — GUID: joc1409516771555
Ixiasoft
1.2.2.1.1. Device Selection セクション
1.2.2.1.2. Power Rail Data and Configuration セクション
1.2.2.1.3. VRM Data セクション
1.2.2.1.4. Rail Group Summary セクション
1.2.2.1.5. VRM Impedance セクション
1.2.2.1.6. BGA Via セクション
1.2.2.1.7. Plane セクション
1.2.2.1.8. Spreading セクション
1.2.2.1.9. スプリットプレーンの実装
1.2.2.1.10. FEFFECTIVE セクション
1.2.2.1.11. Decoupling セクション
1.2.2.1.12. Results Summary セクション
1.2.2.1.13. System_Decap タブを使用したFPGA システムのデカップリングの導出に推奨されるフロー
インテルのみ表示可能 — GUID: joc1409516771555
Ixiasoft
1.2.2.1.6. BGA Via セクション
BGA Via テーブルには、ビア当たりのL とR の値が表示されます。ツールをCalculate、Custom、Default、またはIgnore に設定することができます。各レールグループが異なる設定を持つことができる、完全にカスタマイズされたワークフローのために、BGA Via セクションの実効R 値とL 値の合計をシステムに合わせて設定してください。
BGA Via テーブルをCalculate またはIgnore に設定すると、System_Decap タブはすべてのレールグループに対して同じグローバル設定を使用します。
BGA Via テーブルをDefault に設定すると、PDN ツールはCalculate オプションと同様にR とL の値を計算しますが、レギュレーター・グループに接続されているレールに基づいて、電源/グラウンド・ビア・ペアの数も計算します。ツールでレイヤーの数を入力することができます。このレイヤー数はFull Stackup のターゲットレイヤーと一致する必要があります。次に、レイヤー数に対してBGA ビアR およびL が計算されます。
図 8. レイヤー数を設定する
