インテルのみ表示可能 — GUID: joc1409527256780
Ixiasoft
1.2.2.1.1. Device Selection セクション
1.2.2.1.2. Power Rail Data and Configuration セクション
1.2.2.1.3. VRM Data セクション
1.2.2.1.4. Rail Group Summary セクション
1.2.2.1.5. VRM Impedance セクション
1.2.2.1.6. BGA Via セクション
1.2.2.1.7. Plane セクション
1.2.2.1.8. Spreading セクション
1.2.2.1.9. スプリットプレーンの実装
1.2.2.1.10. FEFFECTIVE セクション
1.2.2.1.11. Decoupling セクション
1.2.2.1.12. Results Summary セクション
1.2.2.1.13. System_Decap タブを使用したFPGA システムのデカップリングの導出に推奨されるフロー
インテルのみ表示可能 — GUID: joc1409527256780
Ixiasoft
1.2.2.7.3. X2Y デカップリング・コンデンサー
X2Y デカップリング・コンデンサーのセクションには、実装面積が異なる各種のX2Y コンデンサー (0603、0805、1206、および1210) に関するESR とESL のデフォルト値が入力されています。ESR とESL のデフォルト値をユーザーがよく使用する独自のカスタム値で置き換えることもできます。