インテルのみ表示可能 — GUID: ile1506381119560
Ixiasoft
1.2.2.1.1. Device Selection セクション
1.2.2.1.2. Power Rail Data and Configuration セクション
1.2.2.1.3. VRM Data セクション
1.2.2.1.4. Rail Group Summary セクション
1.2.2.1.5. VRM Impedance セクション
1.2.2.1.6. BGA Via セクション
1.2.2.1.7. Plane セクション
1.2.2.1.8. Spreading セクション
1.2.2.1.9. スプリットプレーンの実装
1.2.2.1.10. FEFFECTIVE セクション
1.2.2.1.11. Decoupling セクション
1.2.2.1.12. Results Summary セクション
1.2.2.1.13. System_Decap タブを使用したFPGA システムのデカップリングの導出に推奨されるフロー
インテルのみ表示可能 — GUID: ile1506381119560
Ixiasoft
1.3.2.7. FEFFECTIVE およびデカップリング結果の要約
次の図は、ツールの入力に基づく最終的なデカップリングの推奨事項を示しています。しかし、ZPDN がFEFFECTIVE までZTARGET を満たしていても、301 のコンデンサーの数は実際のデザインには適していません。結果の最適化の詳細については、最適化方法のセクションを参照してください。
図 32. デカップリング結果の要約
