インテルのみ表示可能 — GUID: joc1409524489454
Ixiasoft
1.2.2.1.1. Device Selection セクション
1.2.2.1.2. Power Rail Data and Configuration セクション
1.2.2.1.3. VRM Data セクション
1.2.2.1.4. Rail Group Summary セクション
1.2.2.1.5. VRM Impedance セクション
1.2.2.1.6. BGA Via セクション
1.2.2.1.7. Plane セクション
1.2.2.1.8. Spreading セクション
1.2.2.1.9. スプリットプレーンの実装
1.2.2.1.10. FEFFECTIVE セクション
1.2.2.1.11. Decoupling セクション
1.2.2.1.12. Results Summary セクション
1.2.2.1.13. System_Decap タブを使用したFPGA システムのデカップリングの導出に推奨されるフロー
インテルのみ表示可能 — GUID: joc1409524489454
Ixiasoft
1.2.2.2. スタックアップ
Stackup タブでデザインのPCB スタックアップ情報を入力します。このタブは、BGA_Via、Plane_Cap、Cap_Mount、およびX2Y_Mount タブで関連データを更新します。また、このタブのスタックアップ情報もSystem_Decap タブに使用されます。このタブの内容を入力するには、タブの先頭に提供される指示に従ってください。
図 13. Stackup タブ
