インテルのみ表示可能 — GUID: zhd1506359193302
Ixiasoft
1.2.2.1.1. Device Selection セクション
1.2.2.1.2. Power Rail Data and Configuration セクション
1.2.2.1.3. VRM Data セクション
1.2.2.1.4. Rail Group Summary セクション
1.2.2.1.5. VRM Impedance セクション
1.2.2.1.6. BGA Via セクション
1.2.2.1.7. Plane セクション
1.2.2.1.8. Spreading セクション
1.2.2.1.9. スプリットプレーンの実装
1.2.2.1.10. FEFFECTIVE セクション
1.2.2.1.11. Decoupling セクション
1.2.2.1.12. Results Summary セクション
1.2.2.1.13. System_Decap タブを使用したFPGA システムのデカップリングの導出に推奨されるフロー
インテルのみ表示可能 — GUID: zhd1506359193302
Ixiasoft
1.3.2.3. VRM Impedance
PDN ツールには、VRM Impedance 用のデフォルトのライブラリーR およびL モデルがあります。
ベンダーからVRM モデルを入手できる場合は、Custom オプションを選択して新しい値を直接オーバーライドすることによってデフォルト値を置き換えることができます。
図 26. VRM Impedance

注: このツールのシングルR およびL の仮定は、1 フェーズのシングルVRM 用です。マルチフェーズVRM の使用の場合、最も簡単な概算の方法は、デフォルト数をフェーズ数で除算することです。たとえば、単一のスイッチャーと4 相VRM のデフォルト値がR = 1 mΩ、L = 20 nH の場合、最終値はR = 0.25 mΩ、L = 5 nH と見積もることができます。各PDN デザインで使用するVRM のフェーズの数を記録してください。このツールは、かなり異なるバルク・コンデンサー・ソリューションを推奨する場合があります。