インテル® FPGA Power and Thermal Calculatorユーザーガイド

ダウンロード PDF
ID 683445
日付 4/01/2024
Public
ドキュメント目次
ドキュメント目次 x
1. インテル® FPGA Power and Thermal Calculatorの概要 2. インテル® FPGA Power and Thermal Calculatorでの消費電力の見積もり 3. インテル® FPGA Power and Thermal Calculatorのグラフィカル・ユーザー・インターフェイス 4. インテル® FPGA Power and Thermal Calculatorのページ 5. インテル® FPGA PTCの精度に影響する要素 6. インテル® FPGA Power and Thermal Calculatorユーザーガイドのアーカイブ 7. インテル® FPGA Power and Thermal Calculatorユーザーガイド改訂履歴 A. 静的消費電力の測定
1. インテル® FPGA Power and Thermal Calculatorの概要 x
1.1. インテルFPGA Power and Thermal Calculatorの入手方法 1.2. インテル® FPGA PTC電力モデルのステータス 1.3. このドキュメントで使用されている消費電力に関する用語の定義
2. インテル® FPGA Power and Thermal Calculatorでの消費電力の見積もり x
2.1. FPGAの設計開始前における消費電力の見積もり 2.2. FPGAデザイン作成中の消費電力の見積もり 2.3. FPGAデザイン完成後の消費電力の見積もり 2.4. デュアルコア・デバイスに向けた消費電力の見積もり
2.2. FPGAデザイン作成中の消費電力の見積もり x
2.2.1. Quartus® Prime Power Analyzerで生成された .qptc ファイルをインポートする場合
3. インテル® FPGA Power and Thermal Calculatorのグラフィカル・ユーザー・インターフェイス x
3.1. インテル® FPGA PTCのSelect Familyダイアログボックス 3.2. インテル® FPGA PTCの主なGUIコンポーネント 3.3. インテル® FPGA PTC - IP Wizard 3.4. インテル® FPGA PTCの検索可能なドロップダウン・リスト 3.5. データ入力ページからの行の削除 3.6. Findダイアログボックスでのリソースの検索
3.2. インテル® FPGA PTCの主なGUIコンポーネント x
3.2.1. インテル® FPGA PTCのデータ入力ページ 3.2.2. インテル® FPGA PTCのデザイン階層 3.2.3. インテル® FPGA PTCにおけるIPの消費電力の概要 3.2.4. インテル® FPGA PTCのフィールドタイプ 3.2.5. インテル® FPGA PTCのデータ入力エラーメッセージ
3.2.2. インテル® FPGA PTCのデザイン階層 x
3.2.2.1. インテル® FPGA Power and Thermal Calculatorでのデザイン階層の使用 3.2.2.2. インテル® FPGA PTCへの階層情報の入力 3.2.2.3. インテル® FPGA PTCにおける階層のエクスポート、インポート、複製、名前変更、および削除 3.2.2.4. インテルFPGA PTCでの階層の一括編集
3.2.4. インテル® FPGA PTCのフィールドタイプ x
3.2.4.1. インテル® FPGA PTCの入力フィールドの依存関係
4. インテル® FPGA Power and Thermal Calculatorのページ x
4.1. インテル® FPGA PTC - Power Summary/Navigation 4.2. インテル® FPGA PTC - 共通のページ要素 4.3. インテル® FPGA PTC - Mainページ 4.4. インテル® FPGA PTC - Logicページ 4.5. インテル® FPGA PTC - RAMページ 4.6. インテル® FPGA PTC - DSPページ 4.7. インテル® FPGA PTC - Clockページ 4.8. インテル® FPGA PTC - PLLページ 4.9. インテル® FPGA PTC - I/Oページ 4.10. インテル® FPGA PTC - Transceiverページ 4.11. インテル® FPGA PTC - HPSページ 4.12. インテル® FPGA PTC - Cryptoページ 4.13. インテル FPGA PTC - NOCページ 4.14. インテル® FPGA PTC - HBMページ 4.15. インテル® FPGA PTC - Thermalページ 4.16. インテル® FPGA PTC - Reportページ
4.3. インテル® FPGA PTC - Mainページ x
4.3.1. インテル® FPGA PTC - Device SelectionウィンドウとThermal Analysisウィンドウ
4.10. インテル® FPGA PTC - Transceiverページ x
4.10.1. インテルPower and Thermal CalculatorでのEタイルチャネルのPLL消費電力の見積もり
5. インテル® FPGA PTCの精度に影響する要素 x
5.1. トグルレート 5.2. I/Oバンクの割り当て
1. インテル® FPGA Power and Thermal Calculatorの概要
2. インテル® FPGA Power and Thermal Calculatorでの消費電力の見積もり
3. インテル® FPGA Power and Thermal Calculatorのグラフィカル・ユーザー・インターフェイス
4. インテル® FPGA Power and Thermal Calculatorのページ
5. インテル® FPGA PTCの精度に影響する要素
6. インテル® FPGA Power and Thermal Calculatorユーザーガイドのアーカイブ
7. インテル® FPGA Power and Thermal Calculatorユーザーガイド改訂履歴
A. 静的消費電力の測定

4.7. インテル® FPGA PTC - Clockページ

インテル® FPGA Power and Thermal Calculator (PTC) の Clock ページの各行は、デザイン内のクロック・ネットワークもしくは個別のクロックドメインを表します。

Agilex™ 5、 Agilex™ 7、および Stratix® 10デバイスは、グローバル、リージョナル、およびペリフェラルのクロック・ネットワークをサポートします。 インテル® FPGA PTCは、グローバルクロックとリージョナル・クロックを区別しません。これらのクロックの消費電力に大きな差はありません。

図 40.  インテル® FPGA PTCのClockページ


表 15.  Clockページの情報
列の見出し 詳細
Entity Name この列にはクロック・エンティティーの名前を入力します。これはオプションの値です。
Full Hierarchy Name この行で示されているエンティティーの完全な階層名を入力します。階層レベルはバーティカル・バー (|) 記号で区切ります (a|b|c など)。
Clock Freq (MHz) クロックドメインの周波数を入力します。この値は、デバイスファミリーの最大周波数仕様によって制限されます。
注:

Quartus® Prime開発ソフトウェアからデザインをインポートする際に、インポートされたクロックの周波数の一部が0MHzになる場合があります。これは、次のいずれかの理由によります。

  • クロックの制約が不完全なため、 Quartus® Prime開発ソフトウェアでクロック周波数を特定するための情報が不足しています。
  • ほとんどトグルしないリセット信号の配線にクロックリソースが使用されているため、周波数は0MHzとして報告されています。
Total Fanout

このクロックによって供給されるフリップフロップ、ハイパーレジスター、RAM、デジタル信号処理 (DSP) ブロック、およびI/Oピンの総数を入力します。

それぞれのグローバルクロックおよびリージョナル・クロック信号によって駆動されるリソースの数は、 Quartus® Prime Compilation Reportの Fan-out 列で報告されます。Compilation Report で Fitter を選択し、Place Stage をクリックします。Global & Other Fast Signals Summary を選択して、Fan-out の値を確認します。

注: Stratix® 10デバイスの場合、 Stratix® 10 MLABクロックによって消費される電力は、RAMページで考慮されます。そのため、このページのクロック・ファンアウトには、このクロックドメインによって駆動されるMLABは含まれません。 Agilex™ FPGAポートフォリオ・デバイスの場合は、MLABはファンアウトに含まれています。
Global Enable % クロックツリー全体が有効になっている時間の平均割合を入力します。各グローバルクロックのバッファーにはイネーブル信号があり、それを使用してクロックツリー全体を動的にシャットダウンすることができます。
Local Enable %

クロックイネーブルが送信先のフリップフロップに対してHighになる時間の平均割合を入力します。

ALMのフリップフロップのローカル・クロックイネーブルは、LAB全体の信号に昇格されます。特定のフリップフロップが無効になると、LAB全体のクロックが無効になり、クロックの電力とダウンストリーム・ロジックの電力が切断されます。このページは、クロックツリーの消費電力への影響のみをモデル化しています。
Utilization Factor

クロック・ネットワークのコンフィグレーションが消費電力に与える影響を表します。

消費電力への影響が大きく、この項目でキャプチャーされる特性には、次のものがあります。

  • ネットワークが広範囲に広がっているか
  • ファンアウトが小さいか大きいか
  • 各LAB内のクロックの設定

このフィールドのデフォルト値は、代表的な値です。実際の値はデザインのクロック間で異なり、デザインの配置によっても異なります。最も正確な結果を得るには、デザインをコンパイル後にこの値を Quartus® Prime開発ソフトウェアからインポートする必要があります。 Quartus® Prime開発ソフトウェアは、詳細な配置情報にアクセスすることができます。

Quartus® Primeのデザインがない場合、より大きな値は一般的に、FPGA上で長い距離に広がり、多くの送信先にファンアウトされる信号に対応します。また、小さな値は、よりローカル化されている信号に対応します。

このフィールドをデフォルト値から変更し、ブロックの配置に応じて起こりうる消費電力の変動を調べることができます。この値を変更する際は、一般的なデザインでは極端な値が使用されることはほとんどなく、デザインのわずかなサブセットにのみ使用されることに注意してください。
Power (W) クロックの分配に起因する消費電力の合計を示します (W)。
User Comments 任意のコメントを入力します。この入力はオプションです。
注: PTCの以前のバージョンに表示されていた Domain 列は、現在は Full Hierarchy Name 列に変更されています。PTCの以前のバージョンからデザインファイルをインポートすると、Domain の入力内容は、Full Hierarchy Name 列に表示されます。

Agilex™ 7デバイスのクロック・ネットワークの詳細に関しては、 Agilex™ 7のクロッキングおよびPLLユーザーガイドを参照してください。

関連情報
レベル 2 の表題