インテルのみ表示可能 — GUID: nwf1572267906923
Ixiasoft
インテルのみ表示可能 — GUID: nwf1572267906923
Ixiasoft
4.6. インテル® FPGA PTC - DSPページ

列の見出し | 詳細 | |
---|---|---|
Entity Name | この列には、DSPエンティティーの名前を入力します。これはオプションの値です。 |
|
Full Hierarchy Name | このエントリーに関連する階層パスを指定します。この入力はオプションです。階層レベルを入力する際は、パイプ文字 (|) で階層レベルを表します。 | |
Configuration | このモジュールのDSPブロックのコンフィグレーションを選択します。 | |
# of Instances | 同じコンフィグレーション、クロック周波数、トグルの割合、およびレジスター使用率を備えるDSPブロックのインスタンス数を入力します。
注: このフィールドは、パーセント (10%など) での入力が可能です。これを使用して、インスタンスの数を計算します。「%」文字により、リソース数を整数として適切に計算し、適用するようにPTCに指示します。
この値は、使用する専用DSPブロックの数と必ず等しくなるわけではありません。例えば、2つの 18 × 18 のシンプルな乗算器をFPGAデバイス内の同じDSPブロックに実装して使用することができます。この場合、インスタンス数は2になります。 特定のモードにおいてデバイスに収めることができるインスタンスの最大数を特定するには、次の手順に従います。
|
|
Clock Freq (MHz) | モジュールのクロック周波数を入力します (MHz)。この値は、デバイスファミリーの最大周波数仕様によって制限されます。 |
|
Clock Enable % | DSPブロックが有効になっている時間の割合を指定します ( Agilex™ FPGAポートフォリオのみ)。 | |
Toggle % | 各クロックサイクルでトグルする DSPデータ出力の平均割合を入力します。トグルの割合は、0%から50%です。デフォルト値は12.5%です。より保守的な消費電力の見積もりを行うには、より高いトグルの割合を使用します。 50%は、ランダムに変化する信号に対応します。半分の時間は信号で同じ値が保持されており、遷移しません。この値は、DSPブロックの最大の有意なトグルレートであると考えられます。 |
|
Preadder? | DSPブロックのPreAdder機能がオンになっている場合は、Yes を選択します。 | |
Coefficient? | DSPブロックのCoefficient機能がオンになっている場合は、Yes を選択します。 | |
Registered Stages | レジスターされるステージ数を選択します。許可される値は、選択されているモードによって異なります。浮動小数点の積和などの一部のモードでは、レジスターステージを0にすることができません。
|
|
Power (W) | Routing | 算出された配線による消費電力を示します (W)。 配線による消費電力は、配置と配線に依存します。これは、デザインの複雑さに相関します。示される値は、100を超える実際のデザインで観察された動作に基づく配線の消費電力の概算を表しています。 |
Block | DSPブロックで消費される電力の見積もりを示します (W)。 |
|
Total | インテル® FPGA PTCに入力された情報に基づき、推定消費電力を示します (W)。これは、DSPブロックで消費される総消費電力であり、配線の消費電力とブロックの消費電力に相当します。 |
|
User Comments | 任意のコメントを入力します。この入力はオプションです。 |