Intel® MAX® 10 Analog to Digital Converter User Guide

ID 683596
日付 7/06/2017
Public
ドキュメント目次

2.1.5. ADC のクロックソース

ADC ブロックは、デバイスのPLL をクロックソースとして使用します。ADC クロックパスは専用クロックパスです。このクロックパスを変更することはできません。

MAX® 10 デバイスは、デバイスパッケージに応じて1 つまたは2 つのPLL、つまりPLL1 のみ、またはPLL1 とPLL3 をサポートしています。

2 つのPLL をサポートするデバイスでは、どのPLL をADC に接続するかを選択することができます。ADC ブロックを、以下のいずれかの方式にコンフィグレーションできます。

  • 同期のために、両方のADC ブロックが同一のクロックソースを共有
  • 冗長性のために、両方のADC ブロックが別々のPLL を使用

デザインのADC ブロックそれぞれが、それ自身のPLL を使用している場合、 Quartus® Prime Fitter がPLL クロック入力ソースに基づいてクロックソース方式を自動的に選択します。

  • 各ADC ブロックをクロック駆動するそれぞれのPLL が別々のPLL 入力クロックソースを使用する場合、 Quartus® Prime Fitter はデザインに従う(PLL は2 つ)
  • 各ADC ブロックをクロック駆動するPLL 両方が同一のPLL 入力クロックソースを使用する場合、 Quartus® Prime Fitter は双方のPLL を1 つに併合する

デュアルADC モードでは、両方のADC インスタンスが同じADC クロック設定を共有する必要があります。