インテルのみ表示可能 — GUID: sam1411021373762
Ixiasoft
インテルのみ表示可能 — GUID: sam1411021373762
Ixiasoft
2.2.2.1. ADC コントロール・コア
アルテラモジュラーADC IP コアのADC コントロール・コアは、ADC ハードIP ブロックの動作に関連する機能のみを実装しています。以下に一例を示します。
- パワーアップ
- パワーダウン
- アナログピンでのアナログからデジタルへの変換
- オンチップ温度センサでのアナログからデジタルへの変換
ADC コントロール・コアは、2 つのクロックドメインを備えています。
- ADC コントロール・コアのソフトロジックを駆動するための1 つのクロックドメイン
- ADC ハードIP ブロック向けのもう1 つのクロックドメイン
ADC コントロール・コアは、ランタイム・コンフィグレーション・オプションを有しません。
インターフェイス | バックプレッシャー動作 |
---|---|
コマンド | ADC コントロール・コアは、サンプル変換を行う準備ができるとready をアサートします。 ADC コントロール・コアは1 度に1 つのコマンドのみを受け入れます。コントロール・コアは、現在のコマンドの処理を完了し、次のコマンドを処理する準備ができるとready をリリースします。 ADC コントロール・コアが現在のコマンドの確認応答として"cmd_ready=1"をアサートすると、シーケンサー・コアは2 クロックサイクル以内に次の有効な要求を出力します。次の有効な要求が2 クロックサイクル以内にこなければ、ADC コントロール・コアはサンプリングを中断します。 |
応答 | ADC コントロール・コアは応答インターフェイスでバックプレッシャーをサポートしていません。有効な要求の最も速い連続的なアサーションは1µs です。 |