インテルのみ表示可能 — GUID: sam1393998944790
Ixiasoft
5.4.1. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のコマンド・インターフェイス
5.4.2. アルテラモジュラーADC とアルテラモジュラー・デュアルADC の応答インターフェイス
5.4.3. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のしきい値インターフェイス
5.4.4. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のCSRインターフェイス
5.4.5. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のIRQ インターフェイス
5.4.6. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のペリフェラル・クロック・インターフェイス
5.4.7. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のペリフェラル・リセット・インターフェイス
5.4.8. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のADC PLL クロック・インターフェイス
5.4.9. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のADC PLL ロック・インターフェイス
インテルのみ表示可能 — GUID: sam1393998944790
Ixiasoft
3.2. ガイドライン: 電源ピンとADCグランド (REFGND) に関するボードデザイン
アナログ/デジタル信号に対するクロストーク要件は、最大2GHzで-100dBです。電源、グランド、および周囲の汎用I/Oトレースの間に並列配線がないようにします。電源プレーンが不可能な場合は、電源トレースとグランドトレースを可能な限り広く配線します。
- IRドロップとスイッチング・ノイズを抑えるには、ADCの電源とグランドのインピーダンスを可能な限り低くします。電源の最大DC抵抗は1.5Ωです。
- ADCに接続する電源には、直列のフェライトビーズと、それに続くグランドへの10µFのコンデンサーを備える必要があります。このセットアップにより、外部ノイズがデバイスの電源ピンに入らないようにします。
- デバイスの各電源ピンは0.1µFのコンデンサーでデカップリングします。コンデンサーは可能な限りデバイスピン付近に配置します。
図 25. 電源トレースに推奨されるRCフィルター
REFGNDにインピーダンス要件はありません。Intelでは、最小のインピーダンスを可能な限り最小のDC抵抗で使用することを推奨しています。一般的な抵抗は、1Ω未満です。
Intelでは、REFGNDプレーンを広げ、対応するデカップリング・コンデンサーとFPGAに可能な限り近づくように設定することを推奨しています。
- 可能であれば、レイアウトで完全なREFGNDプレーンを定義します。
- それ以外の場合は、可能な限り広いトレースを使用して、アイランドからFPGAピンおよびデカップリング・コンデンサーまでREFGNDを配線します。
- REFGNDグランドは、ADCのVREFとアナログ入力のアナログ・グランド・プレーンです。
- REFGNDグランドをシステムのデジタルグランドにフェライトビーズを介して接続します。フェライトビーズのオプションは、インピーダンスと周波数の仕様を比較し、評価することができます。