インテルのみ表示可能 — GUID: sam1411042515295
Ixiasoft
5.4.1. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のコマンド・インターフェイス
5.4.2. アルテラモジュラーADC とアルテラモジュラー・デュアルADC の応答インターフェイス
5.4.3. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のしきい値インターフェイス
5.4.4. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のCSRインターフェイス
5.4.5. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のIRQ インターフェイス
5.4.6. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のペリフェラル・クロック・インターフェイス
5.4.7. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のペリフェラル・リセット・インターフェイス
5.4.8. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のADC PLL クロック・インターフェイス
5.4.9. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のADC PLL ロック・インターフェイス
インテルのみ表示可能 — GUID: sam1411042515295
Ixiasoft
2.2.2.3. サンプルストレージ・コア
サンプルストレージ・コアは、オンチップRAM にADC サンプリング・データを格納します。サンプルストレージ・コアは、ADC チャネルではなく変換シーケンススロットに基づいてADC サンプルのデータを格納します。
たとえば、CH1、CH2、CH1、CH3、CH1、そしてCH4 のシーケンスでサンプリングする場合、ADC サンプルストレージ・コアはチャネル・サンプル・データを同じRAM エントリシーケンスで格納します。つまり、CH1 のサンプルデータは、各シーケンスのスロットごとに、1 番目、3 番目と5 番目のRAM エントリに入ります。
サンプルブロックの受信を完了すると、サンプルストレージ・コアはIRQ をアサートします。 サンプルストレージ・コアの割り込みイネーブルレジスター(IER)を使用して、ランタイム中にIRQ アサーションをディスエーブルすることができます。IRQ アサーションをディスエーブルした場合には、サンプルブロックの受信完了を判別するために、デザインにポーリングメソッドを作成する必要があります。
サンプルストレージ・コアは、1 つのクロックドメインを備えています。
図 19. サンプルストレージ・コアの上位レベルのブロック図
関連情報