Intel® MAX® 10 Analog to Digital Converter User Guide

ID 683596
日付 7/06/2017
Public
ドキュメント目次

2.2.2.3. サンプルストレージ・コア

サンプルストレージ・コアは、オンチップRAM にADC サンプリング・データを格納します。サンプルストレージ・コアは、ADC チャネルではなく変換シーケンススロットに基づいてADC サンプルのデータを格納します。

たとえば、CH1、CH2、CH1、CH3、CH1、そしてCH4 のシーケンスでサンプリングする場合、ADC サンプルストレージ・コアはチャネル・サンプル・データを同じRAM エントリシーケンスで格納します。つまり、CH1 のサンプルデータは、各シーケンスのスロットごとに、1 番目、3 番目と5 番目のRAM エントリに入ります。

サンプルブロックの受信を完了すると、サンプルストレージ・コアはIRQ をアサートします。 サンプルストレージ・コアの割り込みイネーブルレジスター(IER)を使用して、ランタイム中にIRQ アサーションをディスエーブルすることができます。IRQ アサーションをディスエーブルした場合には、サンプルブロックの受信完了を判別するために、デザインにポーリングメソッドを作成する必要があります。

サンプルストレージ・コアは、1 つのクロックドメインを備えています。

図 19. サンプルストレージ・コアの上位レベルのブロック図