インテルのみ表示可能 — GUID: sam1428312853813
Ixiasoft
5.4.1. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のコマンド・インターフェイス
5.4.2. アルテラモジュラーADC とアルテラモジュラー・デュアルADC の応答インターフェイス
5.4.3. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のしきい値インターフェイス
5.4.4. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のCSRインターフェイス
5.4.5. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のIRQ インターフェイス
5.4.6. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のペリフェラル・クロック・インターフェイス
5.4.7. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のペリフェラル・リセット・インターフェイス
5.4.8. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のADC PLL クロック・インターフェイス
5.4.9. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のADC PLL ロック・インターフェイス
インテルのみ表示可能 — GUID: sam1428312853813
Ixiasoft
2.2.2.4. 応答マージコア
応答マージコアは、 IP コアで2 つのADC コントロール・コアから同時に生じる応答を併合します。
以下の設定を用いる場合に、アルテラモジュラー・デュアルADC IP コアは応答マージコアを使用します。
- 標準のシーケンサーとAvalon-MM サンプルストレージの使用
- 標準のシーケンサーとAvalon-MM サンプルストレージに加えてしきい値違反検出を使用
図 20. 応答マージコアの上位レベルのブロック図