AN 784: PCI Express* リファレンス・デザインを使用した インテル® Arria® 10 デバイスのパーシャル・リコンフィグレーション

ダウンロード PDF
ID 683856
日付 11/06/2017
Public
ドキュメント目次
ドキュメント目次 x
1. PCI Express* リファレンス・デザインを使用した インテル® Arria® 10 デバイスのパーシャル・リコンフィグレーション 2. リファレンス・デザイン・ファイル
1. PCI Express* リファレンス・デザインを使用した インテル® Arria® 10 デバイスのパーシャル・リコンフィグレーション x
1.1. リファレンス・デザインの概要 1.2. 使用開始に際して 1.3. リファレンス・デザインのコンポーネント 1.4. リファレンス・デザインのコンパイル 1.5. リファレンス・デザインの検証 1.6. カスタムのペルソナを使用したリファレンス・デザインの拡張 1.7. 改訂履歴
1.1. リファレンス・デザインの概要 x
1.1.1. クロッキング・スキーム 1.1.2. メモリーアドレスのマッピング 1.1.3. フロアプランニング
1.2. 使用開始に際して x
1.2.1. ハードウェアおよびソフトウェア要件 1.2.2. インテル® Arria® 10 GX FPGA開発キットのインストール 1.2.3. Linuxドライバーのインストール 1.2.4. リファレンス・デザインの立ち上げ
1.3. リファレンス・デザインのコンポーネント x
1.3.1. BSP Top
1.3.1. BSP Top x
1.3.1.1. PCI Express* IPコア 1.3.1.2. インテル® Arria® 10 DDR4外部メモリー・インターフェイスのIPコア 1.3.1.3. デザイントップ
1.3.1.3. デザイントップ x
1.3.1.3.1. グローバル・リセット・ロジック 1.3.1.3.2. PRリージョンラッパー 1.3.1.3.3. インテル® Arria® 10 パーシャル・リコンフィグレーション・コントローラーIPコア 1.3.1.3.4. パーシャル・リコンフィグレーション・ロジック
1.5. リファレンス・デザインの検証 x
1.5.1. program_fpga_jtag 1.5.2. program_fpga_pcie example_host_uio
example_host_uio x
1.5.3.1. アプリケーション例のコンパイル 1.5.3.2. アプリケーション例を使用したデザインのプログラミング
1. PCI Express* リファレンス・デザインを使用した インテル® Arria® 10 デバイスのパーシャル・リコンフィグレーション
2. リファレンス・デザイン・ファイル

1.4. リファレンス・デザインのコンパイル

インテル® Quartus® Primeは、PRペルソナをコンパイル、そして実行するフロースクリプトを提供します。partial reconfigurationフロースクリプトを作成するには、次のコマンドを生成し、実行します。
  1. インテル® Quartus® Primeのコマンドシェルより、次のコマンドを実行してフロー・テンプレートを作成します。
    quartus_sh --write_flow_template -flow a10_partial_reconfig
    インテル® Quartus® Primeは、a10_partial_reconfig/flow.tcl ファイルを生成します。
  2. 生成したa10_​partial_​reconfig/​setup.tcl.exampleの名称をa10_​partial_​reconfig/​setup.tclへと変更し、パーシャル・リコンフィグレーション・プロジェクトの詳細を指定するようにスクリプトを修正します。
    1. プロジェクトの名称を定義するには、次の行を更新します。
      define_project a10_pcie_devkit_cvp
    2. ベースバージョンを定義するには、次の行を更新します。
      define_base_revision a10_pcie_devkit_cvp
  3. PRパーティションの名称とリビジョンを実装する合成リビジョンと一緒に各パーシャル・リコンフィグレーション実装のリビジョンを定義するには、次の行を更新します。
    define_pr_impl_partition -impl_rev_name a10_pcie_devkit_cvp_ddr4_access\
-partition_name pr_partition\
-source_rev_name synth_ddr4_access

define_pr_impl_partition -impl_rev_name a10_pcie_devkit_cvp_basic_arithmetic \ -partition_name pr_partition \ -source_rev_name  synth_basic_arithmetic

define_pr_impl_partition -impl_rev_name a10_pcie_devkit_cvp_basic_dsp \ -partition_name pr_partition \ -source_rev_name  synth_basic_dsp

define_pr_impl_partition -impl_rev_name a10_pcie_devkit_cvp_gol \ -partition_name pr_partition \ -source_rev_name  synth_gol
    注: すべてのリビジョン・プロジェクトは、a10_pcie_devkit_cvp.qpfと同じディレクトリー内にしなければいけません。そうでなければ、フロースクリプトは状況に応じて適切に更新します。
  4. Tools > Tcl Scriptsの順でクリックします。Tcl Scriptsダイアログボックスが表示されます。
  5. Add to Projectをクリックし、a10_partial_reconfig/flow.tcl を選択・展開します。
  6. Librariesペインのa10_partial_reconfig/flow.tcl を選択し、Runをクリックします。

    このスクリプトは、4つのペルソナに対して合成を実行します。 インテル® Quartus® Primeは、各ペルソナに対しSRAMオブジェクト・ファイル (.sof)、Partial-Masked SRAMオブジェクト・ファイル (.pmsf)、ロウ・バイナリ・ファイル (.rbf) を生成します。

    インテル® Quartus® Primeコマンドシェルからこのスクリプトを実行するには、次のコマンドを入力します。 
    quartus_sh -t a10_partial_reconfig/flow.tcl -setup_script a10_partial_reconfig/setup.tcl
レベル 2 の表題