インテルのみ表示可能 — GUID: sij1631005775524
Ixiasoft
3. 機能の説明
FタイルJESD204C IPは、スクランブラーとデスクランブラー、トランスポート層、データリンク層、および物理層でコンフィグレーションされます。
トランスポート層は、データサンプルをJESD204Cフレームデータ形式にマッピングしてパケット化します。トランスポート層は、M、N、S、CS、およびCFのパラメーターで動作し、FオクテットおよびLレーンのパラメーターにマップされます。トランスポート層は、FタイルJESD204C IPの一部です。
このIPは、レーンあたり最大32 Gbpsのラインレートをサポートし、デバイスクロックを使用して、トランシーバーとコアロジックに必要な内部クロックを生成します。フレームクロックは、JESD204C仕様に基づいたFPGAへの物理入力である必要はありません。
マルチデバイス同期をサポートするには、FタイルJESD204C IPは、共通のタイミング基準としてLocal Extended Multiblock Clock（LEMC）を使用します。 IPはLEMCカウンターを生成し、SYSREF LEMCカウンターを調整およびリセットします。
IPはSubclass 0とSubclass 1をサポートします。Subclass 1を使用すると、IPはSYSREF信号とルーティングされたデバイスクロックを使用して、ロジックデバイスとコンバーター・デバイス間の確定的な遅延を実現できます。