F-Tile JESD204C インテル® FPGA IPユーザーガイド

ダウンロード PDF
ID 691272
日付 4/26/2022
Public
ドキュメント目次
ドキュメント目次 x
1. FタイルJESD204C Intel® FPGA IPユーザーガイドについて 2. FタイルJESD204C Intel® FPGA IPの概要 3. 機能の説明 4. 使用開始に際して 5. FタイルJESD204C Intel® FPGA IPを使用したデザイン 6. Intel® FPGA IPのパラメーター 7. インターフェイス信号 8. コントロールおよびステータスレジスター 9. FタイルJESD204C ユーザーガイド・アーカイブ 10. FタイルJESD204C インテル FPGA IPユーザーガイドの改訂履歴
2. FタイルJESD204C Intel® FPGA IPの概要 x
2.1. リリース情報 2.2. デバイスファミリーのサポート 2.3. Intel® FPGA IPの機能 2.4. パフォーマンスとリソース使用率
3. 機能の説明 x
3.1. クロック 3.2. ローカル拡張マルチブロック・クロック 3.3. CRCエンコーディングとデコーディング 3.4. スクランブラーとデスクランブラー
3.1. クロック x
3.1.1. デバイスクロック 3.1.2. フレームクロックとリンククロック 3.1.3. システムPLL
3.2. ローカル拡張マルチブロック・クロック x
3.2.1. LEMCカウンター
4. 使用開始に際して x
4.1. インテルFPGA IPコアのインストールとライセンス取得 4.2. Intel® FPGA IP Evaluation Mode 4.3. IP Catalogとパラメーター・エディター 4.4. FタイルJESD204C IPのコンポーネント・ファイル 4.5. 新しい インテル® Quartus® Primeプロジェクトの作成 4.6. IPのパラメーター化と生成 4.7. FタイルJESD204C IPデザインのコンパイル 4.8. FPGAデバイスのプログラミング
5. FタイルJESD204C Intel® FPGA IPを使用したデザイン x
5.1. 初期化をリセット 5.2. コンフィグレーション・フェーズ 5.3. リンクの再初期化 5.4. SYSREF のサンプリング 5.5. 割り込みとエラー処理 5.6. マルチ・デバイの同期 5.7. 確定的レイテンシー 5.8. トランシーバー・ツールキット
5.1. 初期化をリセット x
5.1.1. FタイルJESD204C TXリセット・シーケンス 5.1.2. FタイルJESD204C リセット・シーケンス
5.5. 割り込みとエラー処理 x
5.5.1. TXおよびRXの割り込みコンフィグレーション 5.5.2. トップハーフのISRハンドラーの割り込み 5.5.3. 下半分のISRハンドラーを中断する
5.6. マルチ・デバイの同期 x
5.6.1. Subclass 1用のマルチデバイスDACアプリケーション 5.6.2. Subclass 1のマルチデバイスADCアプリケーション
5.7. 確定的レイテンシー x
5.7.1. RBDチューニングメカニズム
7. インターフェイス信号 x
7.1. トランスミッター信号 7.2. レシーバーのクロック信号
8. コントロールおよびステータスレジスター x
8.1. トランスミッター・レジスター 8.2. レシーバ・レジスター
1. FタイルJESD204C Intel® FPGA IPユーザーガイドについて
2. FタイルJESD204C Intel® FPGA IPの概要
3. 機能の説明
4. 使用開始に際して
5. FタイルJESD204C Intel® FPGA IPを使用したデザイン
6. Intel® FPGA IPのパラメーター
7. インターフェイス信号
8. コントロールおよびステータスレジスター
9. FタイルJESD204C ユーザーガイド・アーカイブ
10. FタイルJESD204C インテル FPGA IPユーザーガイドの改訂履歴

5.5.3. 下半分のISRハンドラーを中断する

下半分のISRハンドラーは、主にSPIコントローラーデバイスまたはクロックチップへおよびFタイルJESD204C IPの一連のイベントを制御します。

次の表は、さまざまなTXおよびRXエラータイプに対するISRハンドラーの推奨事項を示しています。

表 16.  TX割り込みハンドラの推奨事項
エラータイプ ISRハンドラー操作
tx_sysref_lemc_err
  • このエラーは、 SYSREF 信号は、予期しない時間にLEMCカウンターを継続的にリセットします。これは、LEMC期間に違反します。
  • プロセッサーは、FタイルJESD204C IPコンバーター・デバイスとクロックチップで設定されているすべてのLEMCカウンタの設定を確認する必要があります。
tx_dll_data_invalid_err
  • このエラーは、FタイルJESD204C TXベースコアの中の Avalon® ストリーミング・インターフェイスでデータバブルがに表示されたときに発生します。
  • プロセッサーは、アップストリーム・デバイスをプローブして、ストールした理由を見つけ、さらにアクションを実行する必要があります。
注: デザイン上、データスループットを計算して、デザインにデータバブルがないことを確認する必要があります。この追加の保護は、システムのエラーを最小限に抑えるためのものです。
tx_frame_data_invalid_err
  • このエラーは、データバブルがに表示されたときに発生します Avalon® ストリーミング・インターフェイス の中に FタイルJESD204C TXトランスポート層。
  • プロセッーサは、アップストリーム・デバイスをプローブして、ストールした理由を見つけ、さらにアクションを実行する必要があります。
注: デザイン上、データスループットを計算して、デザインにデータバブルがないことを確認する必要があります。この追加の保護は、システムのエラーを最小限に抑えるためのものです。
cmd_invalid_err
  • このエラーは、FタイルJESD204C TXリンク層の Avalon® ストリーミング・コマンドインターフェイスにデータバブルが表示された場合に発生します。
  • プロセッサーは、アップストリーム・デバイスをプローブして、ストールした理由を見つけ、さらにアクションを実行する必要があります。
注: デザイン上、データスループットを計算して、デザインにデータバブルがないことを確認する必要があります。この追加の保護は、システムのエラーを最小限に抑えるためのものです。
tx_gb_underflow_err
  • このエラーは、TXギアボックスFIFOの少なくとも1つのインスタンスにアンダーフローがある場合にフラグが立てられます。
  • プロセッサーは、システムデザインが正しい IPへのj204c_txlink_clk（データレート）/66の頻度を提供することを保証します。
tx_gb_overflow_err
  • TXギアボックスFIFOの少なくとも1つのインスタンスでオーバーフローが発生している場合、このエラーにフラグが付けられます。
  • プロセッサーは、システムデザインが正しい IPへのj204c_txlink_clk（データレート）/66の頻度を提供することを保証します。
efifo_overflow_err
  • このエラーは、レーンのTXeFIFOのいずれかでオーバーフローが発生した場合にフラグが立てられます。
  • プロセッサーは、システムデザインがシステムPLLクロックsysclkがネイティブクロック周波数以上であることを保証します。
src_tx_alarm
  • このエラーは、Fタイルのソフト・リセット・コントローラがTXアラームを生成したときにフラグが立てられます。
  • プロセッサーは、refclk トランシーバーへの供給は正確です。
syspll_lock_err
  • このエラーは、FタイルJESD204Cリンクが稼働しているときにシステムPLLがロックを失うとフラグが立てられます。
  • プロセッサーは、refclk 外部システムへのPLLは正確です。
tx_pll_lock_err
  • このエラーは、トランシーバーTX PLLの1つまたは複数のレーンがロックを解除し、 FタイルJESD204C リンクが稼働しています。
  • プロセッサーはrefclk トランシーバーへの供給は正確であることを保証します。
表 17.  RX割り込みハンドラの推奨事項
エラータイプ ISRハンドラー操作
rx_sysref_lemc_err
  • このエラーは、 SYSREF 信号は、予期しない時間にLEMCカウンターを継続的にリセットします。これは、LEMC期間に違反します。
  • プロセッサーは、で設定されているすべてのLEMCカウンタの設定を確認する必要があります。 FタイルJESD204C IPコンバーター・デバイスとクロックチップ。
  • デフォルトでは、この信号がアサートされると、リンクは自動的に再初期化されます。
rx_dll_data_ready_err
  • このエラーは、FタイルJESD204C RXベースコアの Avalon® ストリーミング・インターフェイスにはバックプレッシャがありませんが、アップストリーム・デバイスはデータを取り込むことができないことを示しています。
  • プロセッサーは、アップストリーム・デバイスをプローブして、ストールした理由を特定し、さらにアクションを実行する必要があります。
注: デザイン上、データスループットを計算して、デザインにデータバブルがないことを確認する必要があります。この追加の保護は、システムのエラーを最小限に抑えるためのものです。
rx_frame_data_ready_err
  • このエラーは、RXトランスポート層には Avalon® ストリーミング・インターフェイスのバックプレッシャーがありませんが、アップストリーム・デバイスはデータを取り込むことができないことを示しています。
  • プロセッサーは、アップストリーム・デバイスをプローブして、ストールした理由を特定し、さらにアクションを実行する必要があります。
注: デザイン上、データスループットを計算して、デザインにデータバブルがないことを確認する必要があります。この追加の保護は、システムのエラーを最小限に抑えるためのものです。
rx_cmd_ready_err
  • このエラーは、 RXリンク層の Avalon® のストリーミング・コマンドインターフェイスにはバックプレッシャがありませんが、アップストリーム・デバイスはデータを取り込むことができないことを示しています。
  • プロセッサーは、アップストリーム・デバイスをプローブして、ストールした理由を特定し、さらにアクションを実行する必要があります。
注: デザイン上、データスループットを計算して、デザインにデータバブルがないことを確認する必要があります。この追加の保護は、システムのエラーを最小限に抑えるためのものです。
rx_cdr_locked_err
  • このエラーは、RXPMAがCDRのロックを解除する原因となる着信データストリームが原因で発生します。
  • プロセッサーがこのようなエラーから回復できない場合があります。 PMAデバッグが必要です。
rx_lane_deskew_err
  • これはシステムエラーです。
  • 総スキューとEパラメーター設定を調査する必要があります。
rx_invalid_sync_header
  • このエラーは、IPが予想されるSH位置で「00」または「11」を受信した場合に発生します。
  • ハードウェアに必要なアクションについてJESD204C仕様を参照してください。
rx_invalid_eomb
  • このエラーは、パイロット信号の「00001」シーケンスが同期ワードの予想される位置で受信されない場合に発生します。
  • ハードウェアに必要なアクションについてJESD204C仕様を参照してください。
rx_invalid_eoemb
  • このエラーは、パイロット信号のEoEMB識別子に予期しない値がある場合に発生します。
  • ハードウェアに必要なアクションについてJESD204C仕様を参照してください。
rx_cmd_par_err
  • 特定の同期ワードのコマンド・チャネル・データの最後のパリティビットが、受信したコマンド・チャネル・ビットの計算されたパリティーと一致しない場合、エラーのフラグが立てられます。
  • ハードウェアに必要なアクションについてJESD204C仕様を参照してください。
rx_crc_err
  • このエラーは、受信CRCジェネレータが同期ワードで受信したパリティと一致しないパリティを計算した場合に発生します。
  • ハードウェアは再初期化を試みますが、エラーが続く場合は、プロセッサーがCRCエラーの原因を特定する必要があります。
rx_gb_underflow_err
  • このエラーは、RXギアボックスFIFOの少なくとも1つのインスタンスにアンダーフローがある場合にフラグが立てられます。
  • このアンダーフロー・エラーはj204c_rxlink_clkとj204_rxphy_clkの周波数比が16:33より大きい場合に発生します。 このシナリオでは、j204c_rxlink_clkクロックはj204c_rxphy_clkクロックよりも予想外に高速です。
  • このエラーが発生した場合、システムをリセットする必要があります。
  • このエラーの発生を防ぐために、j204c_rxlink_clk と j204_rxphy_clkは16:33でなければなりません。
rx_gb_overflow_err
  • このエラーは、RXギアボックスの少なくとも1つのインスタンスでオーバーフローが発生している場合にフラグが立てられます。
  • このオーバーフローエラーは、周波数比が j204c_rxlink_clk と j204_rxphy_clk 16:33よりも小さいです。このシナリオでは、j204c_rxlink_clkクロックはj204c_rxphy_clkクロックよりも予想外に遅くなります。
  • このエラーが発生した場合、システムをリセットする必要があります。
  • このエラーの発生を防ぐために、 j204c_rxlink_clk と j204_rxphy_clkは16:33でなければなりません。
rx_sh_unlock_err
  • このエラーは、SHアライメントが失われたことを示しています。
  • ハードウェアは常にこのエラーの再初期化を試みます。
rx_emb_unlock_err
  • このエラーは、EMBアライメントが失われたことを示しています。
  • ハードウェアは常にこのエラーの再初期化を試みます。
rx_eb_full_err
  • このエラーは、デスキューエラーを引き起こすのと同じ理由で発生する可能性があります。
  • 総スキューとEパラメーター設定を調査する必要があります。
rx_ecc_corrected_err
  • このエラーは、検出されたECを追跡します。 インテルは、プロセッサーが検出されたECを追跡できるように、このエラーを有効にすることをお勧めします。
  • プロセッサーは、エラー検出および訂正ルーチンに入ることができます。
rx_ecc_fatal_err
  • 不良データがアップストリーム・デバイスに送信されたことを示すECC致命的エラー。このエラーの重大度は、システムによって異なります。
  • たとえば、超音波アプリケーションは、修正不可能なECCエラーに対処できる場合があります。ただし、データパケットが失われてはならないシステムでは、システムがコアをリセットする可能性があります。
src_rx_alarm
  • このエラーは、F-tileのソフト・リセット・コントローラがRXアラームを生成したときにフラグが立てられます。
  • プロセッサーは、トランシーバーへのrefclk供給が正確であることを保証します。
syspll_lock_err
  • このエラーは、FタイルJESD204Cリンクが稼働しているときにシステムPLLがロックを失うとフラグが立てられます。
  • プロセッサは、外部システムPLLへのrefclkが正確であることを保証します。
レベル 2 の表題