F-Tile JESD204C インテル® FPGA IPユーザーガイド

ID 691272
日付 4/26/2022
Public
ドキュメント目次

7. インターフェイス信号

FタイルJESD204C Intel® FPGA IPは次のインターフェイスからの信号を使用します。

表 19.   FタイルJESD204C Intel® FPGA IPインターフェイス
インターフェイス 説明
PHYインターフェイスへの/からのFタイルJESD204CMAC IPを使用すると、MACおよびPHYコンフィグレーションを生成できます。
Avalon® メモリーマップド・インターフェイス
  • Ipは、メモリー・マップト・システムのFタイルJESD204C IPスレーブ・コンポーネントの読み出しりと書き込みに Avalon® メモリーマップド・インターフェイスを使用します。
  • Avalon® メモリー・マッピング・スレーブ・インターフェイスにより、アップストリーム・デバイスは内部制御およびステータスレジスターにアクセスできます。
  • Avalon® メモリー・マッピング・スレーブは、管理インターフェイスと呼ばれます。
  • Avalon® メモリー・マッピング・スレーブ・インターフェイスはFタイルJESD204C LinkクロックおよびFrameクロックドメインに対する非同期ドメインとしてデザインされています。
  • メモリー・マッピング・スレーブ・インターフェイスをFタイルJESD204C Linkクロックドメインへの同期ドメインとして保持する場合は、ドメインがj204_tx_avs_clkまたはj204_rx_avs_clkに指定された最小および最大周波数内にあることを条件にそうすることができます。
Avalon® ストリーミング・インターフェイス
  • IPは次のタイプの Avalon® ストリーミング・インターフェイス 信号を使用します。
    • txframe_clkrxframe_clk ドメイン で動作する Avalon® ストリーミング・データ・インターフェイス。
    • txframe_clkrxframe_clk ドメイン で動作する Avalon® ストリーミング・コントロール・サンプル・インターフェイス。
    • txlink_clk およびrxlink_clk ドメイン で動作する Avalon® ストリーミング・コマンド・インターフェイス。
注: 未使用の信号はすべて終了する必要があります。