インテル® Stratix® 10デバイスファミリー・ピン接続ガイドライン

ダウンロード PDF
ID 683028
日付 12/23/2020
Public
ドキュメント目次
ドキュメント目次 x
インテル® Stratix® 10デバイスファミリー・ピン接続ガイドライン
インテル® Stratix® 10デバイスファミリー・ピン接続ガイドライン x
インテル® Stratix® 10 コアピン インテル® Stratix® 10高帯域幅メモリー (HBM) ピン HタイルおよびLタイルピン インテル® Stratix® 10 Eタイルピン インテル® Stratix® 10 Pタイルピン インテル® Stratix® 10ハード・プロセッサー・システム (HPS) ピン インテル® Stratix® 10デバイスの電源共有ガイドライン インテル® Stratix® 10デバイスファミリー・ピン接続ガイドラインの改訂履歴
インテル® Stratix® 10 コアピン x
クロックおよびPLLピン 専用コンフィグレーション/JTAGピン オプション/兼用コンフィグレーション・ピン 3V互換I/Oピン 3.3V I/Oピン 差動I/Oピン 外部メモリー・インターフェイス・ピン 電圧センサーピン 温度センサーピン リファレンス・ピン 接続しないピンおよび使用禁止 (DNU) ピン 電源供給ピン セキュア・デバイス・マネージャー (SDM) ピン セキュア・デバイス・マネージャー (SDM) のオプションの信号ピン インテル® Stratix® 10コアピンの注意事項
インテル® Stratix® 10高帯域幅メモリー (HBM) ピン x
UIBおよびeSRAMピン インテル® Stratix® 10 HBM電源供給ピン インテル® Stratix® 10 HBMピンの注意事項
HタイルおよびLタイルピン x
HタイルおよびLタイルピン
インテル® Stratix® 10 Eタイルピン x
インテル® Stratix® 10 Eタイルピン インテル® Stratix® 10 Eタイルピンの注意事項
インテル® Stratix® 10 Pタイルピン x
インテル® Stratix® 10 Pタイル電源供給ピン インテル® Stratix® 10 Pタイル・トランシーバー・ピン
インテル® Stratix® 10ハード・プロセッサー・システム (HPS) ピン x
HPS供給ピン HPSオシレーター・クロック入力ピン HPS JTAGピン HPS GPIOピン HPS SDMMCピン HPS NANDピン HPS USBピン HPS EMACピン HPS I2C_EMACおよびMDIOピン HPS I2Cピン HPS SPIピン HPS UARTピン HPS Traceピン インテル® Stratix® 10 HPSピンの注意事項
インテル® Stratix® 10デバイスの電源共有ガイドライン x
例1: インテル® Stratix® 10 GX 例2: インテル® Stratix® 10 GX 例3: インテル® Stratix® 10 GX (HF35パッケージのみ) 例4: インテル® Stratix® 10 GX (HF35パッケージのみ) 例5: インテル® Stratix® 10 SX (–1V、–2V、および –3V部品) 例6: インテル® Stratix® 10 SX (–2Lおよび –3X部品) 例7: インテル® Stratix® 10 SX (–1V、–2V、および –3V部品) 例8: インテル® Stratix® 10 SX (–2Lおよび –3X部品) 例9: インテル® Stratix® 10 SX (–1V、–2V、および –3V部品) (HF35パッケージのみ) 例10: インテル® Stratix® 10 SX (–2Lおよび –3X部品) (HF35パッケージのみ) 例11: インテル® Stratix® 10 SX (–1V、–2V、および –3V部品) (HF35パッケージのみ) 例12: インテル® Stratix® 10 SX (–2Lおよび –3X部品) (HF35パッケージのみ) 例13: インテル® Stratix® 10 MX (–1V、–2V、および –3V部品) 例14: インテル® Stratix® 10 MX (–1V、–2V、および –3V部品) 例15: インテル® Stratix® 10 MX (Eタイル) 例16: インテル® Stratix® 10 TX (–1V、–2V、および –3V部品) 例17: インテル® Stratix® 10 TX (–2Lおよび –3X部品) 例18: インテル® Stratix® 10 DX (–1V、–2V、および –3V部品) 例19: インテル® Stratix® 10 GX 10M 例20: インテル® Stratix® 10 GX 10M
インテル® Stratix® 10デバイスファミリー・ピン接続ガイドライン

HPS SPIピン

注: インテルでは、 インテル® Quartus® Primeデザインを作成し、デバイスのI/Oアサインメントを入力し、デザインをコンパイルすることをお勧めしています。 インテル® Quartus® Prime開発ソフトウェアでは、I/Oアサインメントと配置のルールに従ってピン接続をチェックします。そのルールはデバイスごとに異なり、デバイスの集積度、パッケージ、I/Oアサインメント、電圧アサインメントのほか、本文書またはデバイス・ハンドブックに完全には記載されていない要因に基づきます。
表 32.  HPS SPIピン インテル® Stratix® 10 HPS用には、2つのSPIマスター (SPIM0とSPIM1) と2つのSPIスレーブ (SPIS0とSPIS1) コントローラーがあります。
HPSピンの機能 ピンの説明と接続ガイドライン ピンの種類 有効なアサインメント (いずれか1つのグループから選択)
グループ1 グループ2 グループ3
SPIM0_CLK SPIM0 Clock 出力 HPS_IOA_5 HPS_IOB_21 HPS_IOB_21
SPIM0_MOSI SPIM0 Master Out Slave In 出力 HPS_IOA_6 HPS_IOB_22 HPS_IOB_22
SPIM0_MISO SPIM0 Master In Slave Out 入力 HPS_IOA_7 HPS_IOB_19 HPS_IOB_23
SPIM0_SS0_N

SPIM0 Slave Select 0

インテル® Stratix® 10 HPSピンの注意事項の注11を参照してください。

出力 HPS_IOA_8 HPS_IOB_20 HPS_IOB_24
SPIM0_SS1_N

SPIM0 Slave Select 1

インテル® Stratix® 10 HPSピンの注意事項の注11を参照してください。

出力 HPS_IOA_1 HPS_IOB_18 HPS_IOB_18
SPIM1_CLK SPIM1 Clock 出力 HPS_IOA_9 HPS_IOA_21 HPS_IOB_1
SPIM1_MOSI SPIM1 Master Out Slave In 出力 HPS_IOA_10 HPS_IOA_22 HPS_IOB_2
SPIM1_MISO SPIM1 Master In Slave Out 入力 HPS_IOA_11 HPS_IOA_23 HPS_IOB_3
SPIM1_SS0_N

SPIM1 Slave Select 0

インテル® Stratix® 10 HPSピンの注意事項の注11を参照してください。

出力 HPS_IOA_12 HPS_IOA_24 HPS_IOB_4
SPIM1_SS1_N

SPIM1 Slave Select 1

インテル® Stratix® 10 HPSピンの注意事項の注11を参照してください。

出力 HPS_IOA_2 HPS_IOA_20 HPS_IOB_5
SPIS0_CLK SPIS0 Clock 入力 HPS_IOA_1 HPS_IOA_21 HPS_IOB_9
SPIS0_MOSI SPIS0 Master Out Slave In 入力 HPS_IOA_2 HPS_IOA_22 HPS_IOB_10
SPIS0_MISO SPIS0 Master In Slave Out 出力 HPS_IOA_4 HPS_IOA_24 HPS_IOB_12
SPIS0_SS0_N

SPIS0 Slave Select 0

インテル® Stratix® 10 HPSピンの注意事項の注11を参照してください。

入力 HPS_IOA_3 HPS_IOA_23 HPS_IOB_11
SPIS1_CLK SPIS1 Clock 入力 HPS_IOA_9 HPS_IOB_5 HPS_IOB_21
SPIS1_MOSI SPIS1 Master Out Slave In 入力 HPS_IOA_10 HPS_IOB_6 HPS_IOB_22
SPIS1_MISO SPIS1 Master In Slave Out 出力 HPS_IOA_12 HPS_IOB_8 HPS_IOB_24
SPIS1_SS0_N

SPIS1 Slave Select 0

インテル® Stratix® 10 HPSピンの注意事項の注11を参照してください。

入力 HPS_IOA_11 HPS_IOB_7 HPS_IOB_23
レベル 2 の表題