インテル® Stratix® 10デバイスファミリー・ピン接続ガイドライン

ダウンロード PDF
ID 683028
日付 12/23/2020
Public
ドキュメント目次
ドキュメント目次 x
インテル® Stratix® 10デバイスファミリー・ピン接続ガイドライン
インテル® Stratix® 10デバイスファミリー・ピン接続ガイドライン x
インテル® Stratix® 10 コアピン インテル® Stratix® 10高帯域幅メモリー (HBM) ピン HタイルおよびLタイルピン インテル® Stratix® 10 Eタイルピン インテル® Stratix® 10 Pタイルピン インテル® Stratix® 10ハード・プロセッサー・システム (HPS) ピン インテル® Stratix® 10デバイスの電源共有ガイドライン インテル® Stratix® 10デバイスファミリー・ピン接続ガイドラインの改訂履歴
インテル® Stratix® 10 コアピン x
クロックおよびPLLピン 専用コンフィグレーション/JTAGピン オプション/兼用コンフィグレーション・ピン 3V互換I/Oピン 3.3V I/Oピン 差動I/Oピン 外部メモリー・インターフェイス・ピン 電圧センサーピン 温度センサーピン リファレンス・ピン 接続しないピンおよび使用禁止 (DNU) ピン 電源供給ピン セキュア・デバイス・マネージャー (SDM) ピン セキュア・デバイス・マネージャー (SDM) のオプションの信号ピン インテル® Stratix® 10コアピンの注意事項
インテル® Stratix® 10高帯域幅メモリー (HBM) ピン x
UIBおよびeSRAMピン インテル® Stratix® 10 HBM電源供給ピン インテル® Stratix® 10 HBMピンの注意事項
HタイルおよびLタイルピン x
HタイルおよびLタイルピン
インテル® Stratix® 10 Eタイルピン x
インテル® Stratix® 10 Eタイルピン インテル® Stratix® 10 Eタイルピンの注意事項
インテル® Stratix® 10 Pタイルピン x
インテル® Stratix® 10 Pタイル電源供給ピン インテル® Stratix® 10 Pタイル・トランシーバー・ピン
インテル® Stratix® 10ハード・プロセッサー・システム (HPS) ピン x
HPS供給ピン HPSオシレーター・クロック入力ピン HPS JTAGピン HPS GPIOピン HPS SDMMCピン HPS NANDピン HPS USBピン HPS EMACピン HPS I2C_EMACおよびMDIOピン HPS I2Cピン HPS SPIピン HPS UARTピン HPS Traceピン インテル® Stratix® 10 HPSピンの注意事項
インテル® Stratix® 10デバイスの電源共有ガイドライン x
例1: インテル® Stratix® 10 GX 例2: インテル® Stratix® 10 GX 例3: インテル® Stratix® 10 GX (HF35パッケージのみ) 例4: インテル® Stratix® 10 GX (HF35パッケージのみ) 例5: インテル® Stratix® 10 SX (–1V、–2V、および –3V部品) 例6: インテル® Stratix® 10 SX (–2Lおよび –3X部品) 例7: インテル® Stratix® 10 SX (–1V、–2V、および –3V部品) 例8: インテル® Stratix® 10 SX (–2Lおよび –3X部品) 例9: インテル® Stratix® 10 SX (–1V、–2V、および –3V部品) (HF35パッケージのみ) 例10: インテル® Stratix® 10 SX (–2Lおよび –3X部品) (HF35パッケージのみ) 例11: インテル® Stratix® 10 SX (–1V、–2V、および –3V部品) (HF35パッケージのみ) 例12: インテル® Stratix® 10 SX (–2Lおよび –3X部品) (HF35パッケージのみ) 例13: インテル® Stratix® 10 MX (–1V、–2V、および –3V部品) 例14: インテル® Stratix® 10 MX (–1V、–2V、および –3V部品) 例15: インテル® Stratix® 10 MX (Eタイル) 例16: インテル® Stratix® 10 TX (–1V、–2V、および –3V部品) 例17: インテル® Stratix® 10 TX (–2Lおよび –3X部品) 例18: インテル® Stratix® 10 DX (–1V、–2V、および –3V部品) 例19: インテル® Stratix® 10 GX 10M 例20: インテル® Stratix® 10 GX 10M
インテル® Stratix® 10デバイスファミリー・ピン接続ガイドライン

電源供給ピン

注: インテルでは、 インテル® Quartus® Primeデザインを作成し、デバイスのI/Oアサインメントを入力し、デザインをコンパイルすることをお勧めしています。 インテル® Quartus® Prime開発ソフトウェアでは、I/Oアサインメントと配置のルールに従ってピン接続をチェックします。そのルールはデバイスごとに異なり、デバイスの集積度、パッケージ、I/Oアサインメント、電圧アサインメントのほか、本文書またはデバイス・ハンドブックに完全には記載されていない要因に基づきます。
表 12.  電源供給ピン (注4から10を参照)
ピン名 ( インテル® Stratix® 10デバイス) ピン名 ( インテル® Stratix® 10 GX 10Mデバイス) ピンの機能 ピンの説明 接続ガイドライン
VCCP VCCP 電源 VCCPからペリフェラルに電源供給します。

VCCとVCCPは、同じ電圧レベルで動作し、ボード上の同じ電源プレーンを共有し、同じレギュレーターから供給する必要があります。

推奨動作条件について詳しくは、 インテル® Stratix® 10デバイス・データシート の電気的特性を参照してください。

インテル® Stratix® 10 Early Power Estimator (EPE) および インテル® Quartus® Primeパワー・アナライザーを使用して、VCCPおよび他の電源供給の現在の要件を決定します。これらのピンのデカップリングは、特定のボードのデカップリング要件によって異なります。

インテル® Stratix® 10コアピンの注2、3、4、6および10を参照してください。

VCC VCC 電源 VCCからコアへ電源供給します。

VCCとVCCPは、同じ電圧レベルで動作し、ボード上の同じ電源プレーンを共有し、同じレギュレーターから供給する必要があります。

推奨動作条件について詳しくは、 インテル® Stratix® 10デバイス・データシート の電気的特性を参照してください。

インテル® Stratix® 10 Early Power Estimator (EPE) および インテル® Quartus® Primeパワー・アナライザーを使用して、VCCおよび他の電源供給の現在の要件を決定します。これらのピンのデカップリングは、特定のボードのデカップリング要件によって異なります。

インテル® Stratix® 10コアピンの注2、3、4、6および10を参照してください。

VCCPT VCCPT 電源 プログラマブル・パワー・テクノロジーおよびI/Oプリドライバー用の電源です。

VCCPT は、1.8Vの低ノイズ・スイッチング・レギュレーターに接続します。次のものをVCCPTと同じレギュレーターから供給することも選択できます。

  • VCCIO_SDMおよびVCCIO_HPS
  • VCCIOおよびVCCIO3V (これらのレールで同じ電圧レベルを使用している場合)
  • VCCBAT (これらのレールで同じ電圧レベルを使用していて、デザイン・セキュリティー・キー機能が不要である場合)。
  • 適切なアイソレーション・フィルタリングを備えたVCCH_GXB、VCCA_PLL、VCCPLL_SDM、VCCPLL_HPS、およびVCCADC

VCCPTピン付近のVCCPT電源レールには、最低1uFのデカップリングを設けてください。

フローティング電圧は、VCCERAMによるデバイスのパワーアップとパワーダウンのシーケンス中にVCCPTで見られることがあります。このとき、フローティング電圧はVCCPTより低くなります。これは予想される動作であり、パワーアップまたはパワーダウンのシーケンスに従っている限りは、機能障害やデバイスへの信頼性の問題は発生しません。

電源レールの共有については、 インテル® Stratix® 10デバイスの電源共有ガイドラインを参照してください。

インテル® Stratix® 10コアピンの注2、3、4、7および10を参照してください。

VCCA_PLL VCCA_PLL_F[1,2] 電源 PLLアナログ電源

VCCA_PLL は、1.8Vの低ノイズ・スイッチング・レギュレーターに接続します。適切なアイソレーション・フィルタリングを使用すると合、VCCA_PLLの供給は、VCCPTと同じレギュレーターから行うことも選択できます。

インテル® Stratix® 10コアピンの注2、3、4、7および10を参照してください。

VCCIO([2][A,B,C,F,L,M,N], [3][A,B,C,I,J,K,L])

VCCIO2[A,B,C,F,G,H,I, J,K,L,M,N]_F[1,2]

VCCIO3[A,B,C,D,E,F,G,H,I,J,K,L]_F[1,2]

電源

これらはI/Oバンク用の電源電圧ピンです。各バンクでは異なる電圧レベルをサポートすることができます。

サポートされているVCCIO規格は次のとおりです。

  • Diff HSTL/HSTL(12,15,18)
  • Diff SSTL/SSTL(12,125, 135, 15, 18)
  • Diff HSUL/HSUL(12)
  • Diff POD 12
  • LVDS/Mini_LVDS/RSDS
  • 1.2V、1.5V、および1.8V

これらのVCCIOガイドラインは、HF35以外のパッケージにのみ適用されます。HF35パッケージのGX 400 (1SG040)、SX 400 (1SX040)、およびTX 400 (1ST040) デバイスを使用している場合、VCCIO3CおよびVCCIO3Dの接続ガイドラインについては、本文書の3.3V I/Oピン の表を参照してください。

これらのピンを1.2V、1.25V、1.35V、1.5V、または1.8Vの電源に接続します。特定のバンクで必要なI/O規格に応じて行います。

未使用のI/Oバンクをパワーダウンするために、VCCIOピンをGNDに接続することも選択できます。

パワーアップ・シーケンスの間だけですが、VCCIOトランジスターが動作可能になると、VCCIO動作スタティック電流よりも小さい過渡電流が見られることがあります。これは予想される動作であり、パワーアップまたはパワーダウンのシーケンスに従っている限りは、機能障害やデバイスの信頼性の問題は発生しません。

I/Oバンク3AをAVST x16またはAVST x32コンフィグレーション・モードで使用する場合は、デバイスを正しく機能させるため、VCCIO 3A電源をVCCIO_SDM電源に接続してください。

詳しくは、 インテル® Stratix® 10汎用I/Oユーザーガイド を参照してください。

電源レールの共有については、 インテル® Stratix® 10デバイスの電源共有ガイドラインを参照してください。

インテル® Stratix® 10コアピンの注2、3、4、8および10を参照してください。

VCCIO3V VCCIO3V_T[1,2,3,4] 電源 3V I/Oバンクの電源です。

これらのピンを1.2V、1.5V、1.8V、2.5V、または3.0Vの電源に接続します。特定のバンクで必要なI/O規格に応じて行います。

VCCIO3Vバンクが未使用の場合でも、デバイスを正常に動作させるために、VCCIO3Vの電源をオンにしてください。

VCCR_GXB、VCCT_GXBピン、およびVCCH_GXBの電源を投入して、VCCIO3Vバンクを動作させてください。

詳しくは、 インテル® Stratix® 10汎用I/Oユーザーガイド を参照してください。

電源レールの共有については、 インテル® Stratix® 10デバイスの電源共有ガイドラインを参照してください。

インテル® Stratix® 10コアピンの注2、3、4、8および10を参照してください。

VCCIO_SDM VCCIO_SDM_F[1,2] 電源 コンフィグレーション・ピンの電源です。

これらのピンを1.8V電源に接続します。兼用コンフィグレーション・ピンをコンフィグレーションに使用する場合は、兼用コンフィグレーション・ピンが存在するバンクのVCCIOをVCCIO_SDMと同じレギュレータに接続します。

これらのピンにVCCIOと同じ電圧レベルが必要な場合、これらのピンをVCCIOと同じレギュレータに接続することも選択できます。

VCCPTピン付近のVCCPT電源レールには、最低47nFのデカップリングを設けてください。

電源レールの共有については、 インテル® Stratix® 10デバイスの電源共有ガイドラインを参照してください。

インテル® Stratix® 10コアピンの注3、4、6および10を参照してください。

VCCERAM VCCERAM 電源 エンベデッド・メモリーおよびデジタル・トランシーバーの電源です。

すべてのVCCERAMピンを0.9Vの低ノイズ・スイッチング電源に接続します。

VCCPLLDIG_SDMは、適切なアイソレーション・フィルターを使用して、VCCERAMと同じレギュレーターから供給してください。

詳しくは、 インテル® Stratix® 10デバイス・データシート を参照してください。

インテル® Stratix® 10コアピンの注2、3、7、および10を参照してください。

VCCPLLDIG_SDM VCCPLLDIG_SDM_F[1,2] 電源 SDMブロックPLL電源ピンです。 VCCPLLDIG_SDMは、適切なアイソレーション・フィルターを使用して、VCCERAMと同じレギュレーターから供給してください。
VCCBAT VCCBAT_F[1,2] 電源 デザイン・セキュリティー揮発性キーレジスター用バッテリー・バックアップ電源

デザイン・セキュリティー揮発性キーを使用する場合、このピンは、1.2Vから1.8Vの範囲の不揮発性バッテリー電源に接続します。

揮発性キーを使用しない場合は、このピンを1.8VのVCCPTに接続します。

このピンには推奨電圧範囲に従って適切な電源を供給してください。 インテル® Stratix® 10デバイスのパワーオン・リセット (POR) 回路でVCCBATがモニタリングされます。

VCCBATピン付近のVCCBAT電源レールには、最低47nFのデカップリングを設けてください。

電源レールの共有については、 インテル® Stratix® 10デバイスの電源共有ガイドラインを参照してください。

VCCPLL_SDM VCCPLL_SDM_F[1,2] 電源 VCCPLL_SDMからSDMブロックのPLLへアナログ電源を供給します。

これらのピンを、適切なアイソレーション・フィルターを介して1.8Vの低ノイズ・スイッチング電源に接続します。

適切なアイソレーション・フィルターを使用すると、VCCPLL_SDMをVCCPTと同じレギュレーターから供給することも選択できます。これは、すべての電源レールに1.8Vが必要な場合に適用します。

これらのピンに対するデカップリングは、それぞれのボードのデザインにおけるデカップリング要件に依存します。

インテル® Stratix® 10コアピンの注2、3、4、および7を参照してください。

GND — グランド デバイス・グランド・ピンです。 すべてのGNDピンをボードのグランドプレーンに接続します。
VREFB[[2][A,B,C,F,G,H,I,J,K,L,M,N], [3][A,B,C,D,E,F,G,H,I,J,K,L]]N0

VREFB2[A,B,C,F,G,H,I,J,K,L,M,N]N0_F[1,2]

VREFB3[A,B,C,D,E,F,G,H,I,J,K,L]N0_F[1,2]

電源 各I/Oバンクの入力リファレンス電圧です。バンクで電圧リファレンスI/O規格を使用している場合は、これらのピンをバンクの電圧リファレンス・ピンとして使用します。

VREFピンを使用しない場合、これらのピンは、ピンが配置されているバンクのVCCIO、またはGNDに接続します。

インテル® Stratix® 10コアピンの注2、8および10を参照してください。

VCCLSENSE VCCLSENSE_F[1,2] 電源 外部レギュレーターへの差動検出ラインです。

VCCLSENSEおよびGNDSENSEは、VCC電源用の差動リモート検出ピンです。レギュレーターの差動リモート検出ラインをそれぞれのVCCLSENSEピンおよびGNDSENSEピンに接続します。これにより、VCC電源からのPCBおよびデバイスパッケージに関連するDC IRドロップが補正されます。これらの接続を差動ペアトレースとして配線し、他のノイズ源から分離してください。

VCCLSENSEおよびGNDSENSEラインをレギュレーターのリモート検出入力に接続してください。
GNDSENSE GNDSENSE_F[1,2] 電源
VCCADC VCCADC_F[1,2] 電源 電圧センサー用ADC電源ピンです。

インテル® Stratix® 10デバイスの内部電圧センサーを使用している場合は、低ノイズの1.8V電源をこのピンに供給してください。

電圧センサーを使用しているときは、適切なアイソレーション・フィルタリングを使用してこのピンをVCCA_PLLに接続します。

電圧センサーを使用していない場合は、このピンをVCCA_PLLに接続してください。
VCCFUSEWR_SDM VCCFUSEWR_SDM_F[1,2] 電源 オプションのワンタイム・プログラマブルeFuseのプログラミング (書き込み) に必要な電源です。これらのeFuseは、 インテル® Stratix® 10セキュリティー・アーキテクチャーの不可欠な部分です。詳しくは、Intel Device Security User Guide を参照してください。

eFuseのフィールド・プログラミングが必要な場合、このピンには2.4V電源が必要です。eFuseのフィールド・プログラミングが不要な場合は、このピンをVCCPTに接続するか、未接続 (フローティング) のままにしてください。このピンをGNDに接続しないでください。

eFuseのフィールド・プログラミングが必要な場合、 インテル® では、調整可能なレギュレーターを使用することをお勧めします。レギュレーターの設定は、eFuseのプログラミング時は2.4V出力にし、それ以外のときは1.8V出力にします。

フローティング電圧が、VCCFUSEWR_SDM電源のパワーアップおよびパワーダウンのシーケンス中に見られることがあります。これは、VCCPTまたはVCCERAM、あるいはその両方により、フローティング電圧の合計の大きさがVCCFUSEWR_SDMより低くなるためです。

パワーアップ・シーケンス中だけですが、VCCFUSEWR_SDM動作過渡電流よりも小さい過渡電流が見られることがあります。フローティング電圧と過渡電流は予想される動作であり、パワーアップまたはパワーダウンのシーケンスに従っている限りは、機能障害やデバイスの信頼性の問題は発生しません。
レベル 2 の表題