インテル® Stratix® 10デバイスファミリー・ピン接続ガイドライン

ダウンロード PDF
ID 683028
日付 12/23/2020
Public
ドキュメント目次
ドキュメント目次 x
インテル® Stratix® 10デバイスファミリー・ピン接続ガイドライン
インテル® Stratix® 10デバイスファミリー・ピン接続ガイドライン x
インテル® Stratix® 10 コアピン インテル® Stratix® 10高帯域幅メモリー (HBM) ピン HタイルおよびLタイルピン インテル® Stratix® 10 Eタイルピン インテル® Stratix® 10 Pタイルピン インテル® Stratix® 10ハード・プロセッサー・システム (HPS) ピン インテル® Stratix® 10デバイスの電源共有ガイドライン インテル® Stratix® 10デバイスファミリー・ピン接続ガイドラインの改訂履歴
インテル® Stratix® 10 コアピン x
クロックおよびPLLピン 専用コンフィグレーション/JTAGピン オプション/兼用コンフィグレーション・ピン 3V互換I/Oピン 3.3V I/Oピン 差動I/Oピン 外部メモリー・インターフェイス・ピン 電圧センサーピン 温度センサーピン リファレンス・ピン 接続しないピンおよび使用禁止 (DNU) ピン 電源供給ピン セキュア・デバイス・マネージャー (SDM) ピン セキュア・デバイス・マネージャー (SDM) のオプションの信号ピン インテル® Stratix® 10コアピンの注意事項
インテル® Stratix® 10高帯域幅メモリー (HBM) ピン x
UIBおよびeSRAMピン インテル® Stratix® 10 HBM電源供給ピン インテル® Stratix® 10 HBMピンの注意事項
HタイルおよびLタイルピン x
HタイルおよびLタイルピン
インテル® Stratix® 10 Eタイルピン x
インテル® Stratix® 10 Eタイルピン インテル® Stratix® 10 Eタイルピンの注意事項
インテル® Stratix® 10 Pタイルピン x
インテル® Stratix® 10 Pタイル電源供給ピン インテル® Stratix® 10 Pタイル・トランシーバー・ピン
インテル® Stratix® 10ハード・プロセッサー・システム (HPS) ピン x
HPS供給ピン HPSオシレーター・クロック入力ピン HPS JTAGピン HPS GPIOピン HPS SDMMCピン HPS NANDピン HPS USBピン HPS EMACピン HPS I2C_EMACおよびMDIOピン HPS I2Cピン HPS SPIピン HPS UARTピン HPS Traceピン インテル® Stratix® 10 HPSピンの注意事項
インテル® Stratix® 10デバイスの電源共有ガイドライン x
例1: インテル® Stratix® 10 GX 例2: インテル® Stratix® 10 GX 例3: インテル® Stratix® 10 GX (HF35パッケージのみ) 例4: インテル® Stratix® 10 GX (HF35パッケージのみ) 例5: インテル® Stratix® 10 SX (–1V、–2V、および –3V部品) 例6: インテル® Stratix® 10 SX (–2Lおよび –3X部品) 例7: インテル® Stratix® 10 SX (–1V、–2V、および –3V部品) 例8: インテル® Stratix® 10 SX (–2Lおよび –3X部品) 例9: インテル® Stratix® 10 SX (–1V、–2V、および –3V部品) (HF35パッケージのみ) 例10: インテル® Stratix® 10 SX (–2Lおよび –3X部品) (HF35パッケージのみ) 例11: インテル® Stratix® 10 SX (–1V、–2V、および –3V部品) (HF35パッケージのみ) 例12: インテル® Stratix® 10 SX (–2Lおよび –3X部品) (HF35パッケージのみ) 例13: インテル® Stratix® 10 MX (–1V、–2V、および –3V部品) 例14: インテル® Stratix® 10 MX (–1V、–2V、および –3V部品) 例15: インテル® Stratix® 10 MX (Eタイル) 例16: インテル® Stratix® 10 TX (–1V、–2V、および –3V部品) 例17: インテル® Stratix® 10 TX (–2Lおよび –3X部品) 例18: インテル® Stratix® 10 DX (–1V、–2V、および –3V部品) 例19: インテル® Stratix® 10 GX 10M 例20: インテル® Stratix® 10 GX 10M
インテル® Stratix® 10デバイスファミリー・ピン接続ガイドライン

UIBおよびeSRAMピン

注: インテルでは、 インテル® Quartus® Primeデザインを作成し、デバイスのI/Oアサインメントを入力し、デザインをコンパイルすることをお勧めしています。 インテル® Quartus® Prime開発ソフトウェアでは、I/Oアサインメントと配置のルールに従ってピン接続をチェックします。そのルールはデバイスごとに異なり、デバイスの集積度、パッケージ、I/Oアサインメント、電圧アサインメントのほか、本文書またはデバイス・ハンドブックに完全には記載されていない要因に基づきます。
表 15.  UIBおよびeSRAMピン
ピン名 ピンの機能 ピンの説明 接続ガイドライン
CLK_ESRAM_[0,1]p エンベデッドSRAM (eSRAM) クロック入力 eSRAM PLLの正の専用高速差動リファレンス・クロック・ピンです。

このピンは、LVDSクロックソースの正端子に10MHzから325MHzの範囲内で接続してください。選択した周波数は、 インテル® Quartus® PrimeのESRAM PLL Reference Clock Frequency選択ダイアログボックスで提供されている使用可能なオプションと一致させる必要があります。DC結合のみがサポートされています。このクロックのピークツーピーク・ジッターは、10kHzから選択した周波数の2分の1までの周波数帯域幅に対する次のジッター要件を満たすか、それを超える必要があります。

  • 20ps (ピークツーピーク)
  • 1e-12 BERで1.42ps RMS
  • 1e-16 BERで1.22ps

使用しない場合はGNDに直接接続してください。

入力リファレンス・クロックは、適切なPLLキャリブレーションと正常なコンフィグレーションを行うためには、デバイスのパワーアップ時に安定した状態かつフリーランニングである必要があります。
CLK_ESRAM_[0,1]n eSRAMクロック入力 eSRAM PLLの専用相補高速差動リファレンス・クロック・ピンです。

このピンは、LVDSクロックソースの負端子に10MHzから325MHzの範囲内で接続してください。選択した周波数は、 インテル® Quartus® PrimeのESRAM PLL Reference Clock Frequency選択ダイアログボックスで提供されている使用可能なオプションと一致させる必要があります。DC結合のみがサポートされています。このクロックのピークツーピーク・ジッターは、10kHzから選択した周波数の2分の1の周波数帯域幅に対する次のジッター要件を満たすか、それを超える必要があります。

  • 20ps (ピークツーピーク)
  • 1e-12 BERで1.42ps RMS
  • 1e-16 BERで1.22ps

使用しない場合はGNDに直接接続してください。

入力リファレンス・クロックは、適切なPLLキャリブレーションと正常なコンフィグレーションを行うためには、デバイスのパワーアップ時に安定した状態かつフリーランニングである必要があります。
UIB_PLL_REF_CLK_[00,01]p UIBクロック入力 UIB PLLの正の専用高速差動リファレンス・クロック・ピンです。

このピンは、LVDSクロックソースの正端子に10MHzから325MHzの範囲内で接続してください。選択した周波数は、 インテル® Quartus® Prime HBM2インターフェイスのPLL Reference Clock Frequency選択ダイアログボックスで提供されている使用可能なオプションと一致させる必要があります。DC結合のみがサポートされています。このクロックのピークツーピーク・ジッターは、10kHzから選択した周波数の2分の1の周波数帯域幅に対する次のジッター要件を満たすか、それを超える必要があります。

  • 20ps (ピークツーピーク)
  • 1e-12 BERで1.42ps RMS
  • 1e-16 BERで1.22ps

高帯域幅メモリー (HBM2) IPがデザインに含まれている場合は、デバイス・コンフィグレーションの開始前に、このピンに安定したリファレンス・クロックを提供してください。

使用しない場合はGNDに直接接続してください。

入力リファレンス・クロックは、適切なPLLキャリブレーションと正常なコンフィグレーションを行うためには、デバイスのパワーアップ時に安定した状態かつフリーランニングである必要があります。
UIB_PLL_REF_CLK_[00,01]n UIBクロック入力 UIB PLLの専用相補高速差動リファレンス・クロック・ピンです。

このピンは、LVDSクロックソースの正端子に10MHzから325MHzの範囲内で接続してください。選択した周波数は、 インテル® Quartus® Prime HBM2インターフェイスのPLL Reference Clock Frequency選択ダイアログボックスで提供されている使用可能なオプションと一致させる必要があります。DC結合のみがサポートされています。このクロックのピークツーピーク・ジッターは、10kHzから選択した周波数の2分の1の周波数帯域幅に対する次のジッター要件を満たすか、それを超える必要があります。

  • 20ps (ピークツーピーク)
  • 1e-12 BERで1.42ps RMS
  • 1e-16 BERで1.22ps

高帯域幅メモリー (HBM2) IPがデザインに含まれている場合は、デバイス・コンフィグレーションの開始前に、このピンに安定したリファレンス・クロックを提供してください。

使用しない場合はGNDに直接接続してください。

入力リファレンス・クロックは、適切なPLLキャリブレーションと正常なコンフィグレーションを行うためには、デバイスのパワーアップ時に安定した状態かつフリーランニングである必要があります。
RREF_ESRAM_[0,1] eSRAM RREF入力 UIB PLLおよびeSRAM PLLのリファレンス抵抗ピンです。デバイスの上部 (T) および下部 (B) に固有です。 デバイスの上側または下側のUIB PLLまたはeSRAM PLLを使用する場合は、デバイスのその側 (上または下) の対応するRREFピンは、GNDに対する個別の2KΩ ±1％ 抵抗に接続する必要があります。このピンとリファレンス抵抗の間のPCBトレースは、アグレッサー信号を回避するために慎重に配線する必要があります。
UIB_RREF_[00,01] UIB RREF入力 UIB IO ZQキャリブレーション用のリファレンス抵抗ピンです。 各ピンを個別の240Ω ±1％ 抵抗を介してGNDに接続してください。ピン間で抵抗を共有することはできません。このピンを使用しない場合は、フローティングのままにしてください。
レベル 2 の表題