AN 778: インテル® Stratix® 10 Lタイル/ Hタイル・トランシーバーの使用

ID 683086
日付 4/21/2020
Public
ドキュメント目次

3.1.1. PCIeハードIPのチャネル配置

PCIeレーン0は、常にトランシーバー・タイルのch0にマッピングされます。トランシーバー・タイルのChannel 0は、Bank 0、Channel 0です。

PCIe x1、x2、x4、およびx8コンフィグレーションでは、常に合計8個のトランシーバー・チャネルを消費します。

CvPサポート

左下のトランシーバー・タイルのみで、プロトコル経由コンフィグレーション (CvP) をサポートしています。

図 32. PCIe x1、X2、x4、x8 、およびx16でのトランシーバー・チャネルの使用