インテル® Cyclone® 10 GXデバイスの概要

ダウンロード PDF
ID 683485
日付 7/11/2018
Public
ドキュメント目次
ドキュメント目次 x
インテル® Cyclone® 10 GXデバイスの概要
インテル® Cyclone® 10 GXデバイスの概要 x
インテル® Cyclone® 10 GXデバイスの利点 インテル® Cyclone® 10 GXの機能についての要約 インテル® Cyclone® 10 GXで使用可能なオプション インテル® Cyclone® 10 GXの最大リソース インテル® Cyclone® 10 GXのパッケージプラン インテル® Cyclone® 10 GXデバイスのI/Oバーティカル・マイグレーション アダプティブ・ロジック・モジュール 可変精度DSPブロック エンベデッド・メモリー・ブロック クロック・ネットワークとPLLクロックソース FPGA汎用I/O 外部メモリー・インターフェイス PCIe Gen1およびGen2ハードIP Interlaken ならびに 10 Gbps イーサネット向けエンハンスト PCS ハード IP 低消費電力シリアル・トランシーバー 1.16. ダイナミック・リコンフィグレーション エンハンスト・コンフィグレーションおよびプロトコル経由のコンフィグレーション SEUエラーの検出と修正 消費電力管理 インクリメンタル・コンパイル インテル® Cyclone® 10 GXデバイスの概要 改訂履歴
エンベデッド・メモリー・ブロック x
エンベデッド・メモリーの種類 インテル® Cyclone® 10 GXデバイスに搭載されたエンベデッド・メモリーの容量 シングルポート・モードでのエンベデッド・メモリー・コンフィグレーション
クロック・ネットワークとPLLクロックソース x
クロック・ネットワーク フラクショナル合成PLLとI/O PLL
フラクショナル合成PLLとI/O PLL x
フラクショナル合成PLL I/O PLL
外部メモリー・インターフェイス x
インテル® Cyclone® 10 GXデバイスでサポートされるメモリー規格
Interlaken ならびに 10 Gbps イーサネット向けエンハンスト PCS ハード IP x
Interlakenのサポート 10 Gbpsイーサネットのサポート
低消費電力シリアル・トランシーバー x
トランシーバー・チャネル PMAの機能 PCSの機能
PCSの機能 x
PCSプロトコルのサポート
インテル® Cyclone® 10 GXデバイスの概要

SEUエラーの検出と修正

インテル® Cyclone® 10 GXデバイスは、堅牢で使いやすい SEU (Single Event Upset) エラー検出ならびに訂正回路を提供します。

検出と訂正の回路には、コンフィグレーションRAM (CRAM) プログラミング・ビットとユーザーメモリーの保護が含まれます。CRAMは、連続的に動作するCRCエラー検出回路で保護されています。この回路には統合されたECCが装備されており、ECCは1ビットまたは2ビットのエラーを自動的に訂正し、それを超える複数ビットのエラーも検出します。エラーが2つ以上発生した場合、コア・プログラミング・ファイルのリロードにより訂正が実行され、FPGAが動作を継続する間、デザインが完全にリフレッシュされます。

インテル® Cyclone® 10 GX CRAMアレイの物理的なレイアウトは、大部分のMBU (multi-bit upset) が内蔵のCRAM ECC回路によって自動的に訂正される個別の1 ビットまたは2 ビット・エラーとして発生するように最適化されています。CRAM保護に加えて、M20Kメモリー・ブロックもエラー検出と訂正のために内蔵のECC回路を含み、レイアウトが最適化されています。MLABはECCを備えていません。

レベル 2 の表題