| テクノロジー |
TSMCの20 nm SoCプロセス・テクノロジー |
| パッケージング |
- ボール間隔が1.0 mmのFineline BGAパッケージ
- ボール間隔が0.8 mmのUltra Fineline BGAパッケージ
- さまざまな集積度を持つFPGA間でのシームレスな移行に向けて同一のパッケージ・フットプリントを持つ複数のデバイス
- RoHS6準拠
|
| 高性能FPGAファブリック |
- 4つのレジスターを備えたエンハンスト8入力ALM
- 輻輳を低減し、コンパイル時間を向上させる目的で改良されたMultiTrack配線アーキテクチャー
- 階層コアクロック・アーキテクチャー
|
| 内部メモリー・ブロック |
- M20K—ハード誤り訂正コード (ECC) を備えた20Kbメモリーブロック、カスケード可能
- メモリー・ロジック・アレイ・ブロック (MLAB)—640ビットメモリー、カスケード可能
|
| エンベデット・ハードIPブロック |
可変精度DSP |
- 18 × 19～54 x 54までの精度レベルの信号処理をネイティブにサポート
- 27 x 27乗算器モードをネイティブにサポート
- シストリック有限インパルス応答 (FIR) 用の64ビット・アキュムレーターおよびカスケード
- 内部係数メモリーバンク
- 前置加算器と前置減算器による効率の向上
- パイプライン・レジスターの増設による性能向上と消費電力の低減
- 浮動小数点演算をサポートします：
- 乗算、加算、減算、積和、積差、および複雑な乗算を実行します
- 累積機能を持つ乗算、カスケード機能を持つ乗算、およびカスケード減算機能を持つ乗算をサポートします
- ダイナミック・アキュムレーター・リセット・コントロール
- 積乗算浮動小数点DSPブロックをチェインする複素数乗算およびダイレクト・ベクター・ドット乗算をサポートします
|
| メモリー・コントローラー |
DDR3、DDR3L、およびLPDDR3 |
| PCI Express® |
完全なプロトコルスタック、エンドポイント、およびルートポートを備えたPCI Express (PCle®) Gen2 (x1、x2、x4) およびGen1 (x1、x2、x4) ハードIP |
| トランシーバーI/O |
- 以下をサポートするPCSハードIP：
- 10 Gbps Ethernet (10GbE)1
- PCIe PIPEインターフェイス
- Interlaken
- Gbpsイーサネット (GbE)
- 確定的レイテンシーをサポートする6G CPRI (Common Public Radio Interface)
- 高速ロックタイムをサポートするギガビット対応受動光ネットワーク (GPON)
- 12Gシリアル・デジタル・インターフェイス (SDI)
- 8B/10B、64B/66B、64B/67Bのエンコーダーとデコーダー
- 独自規格のプロトコル向けたカスタム・モード・サポート
|
| コア・クロック・ネットワーク |
- 最大300 MHzのファブリック・クロッキング、アプリケーションに依存します：
- 1,866 MbpsのDDR4インターフェイスを備えた467 MHz外部メモリー・インターフェイス・クロッキング
- 1.434 GbpsのLVDSインターフェイス備えた300 MHzLVDSインターフェイス・クロッキング
- グローバル、リージョナルおよびペリフェラル・クロック・ネットワーク
- 使用されていないクロック・ネットワークは、ダイナミック消費電力の低減に向けてゲート可能です
|
| PLL (Phase-Locked Loop) |
- 高分解能フラクショナル合成PLL：
- 高精度クロック合成、クロック遅延補償、ゼロ遅延バッファ (ZDB)
- インテジャー・モードおよびフラクショナル・モードをサポート
- 3次デルターシグマ変調をサポートするフラクショナル・モード
- インテジャーPLL：
- 汎用I/Oに隣接
- 外部メモリーおよびLVDSインターフェイスをサポート
|
| FPGA汎用 I/O (GPIO) |
- 最大3.0 VのI/O規格をサポートする3 V I/Oが1つ
- 最大1.434 Gbps LVDS—各ペアはレシーバーもしくはトランスミッターとしてコンフィグレーション可能
- OCT (オンチップ終端)
- LVDS I/Oまたは3 V I/Oバンクを使用する1.2 V~3.0 VのシングルエンドLVTTL/LVCMOSインターフェイス
|
| 外部メモリー・インターフェイス |
- ハード・メモリー・コントローラー— DDR3、DDR3L、およびLPDDR3をサポート
- 最大933 MHz/1,866 MbpsのDDR3スピード
|
| 低消費電力シリアル・トランシーバー |
- 最大12.5 Gbpsの連続動作範囲
- 最大6.6 Gbpsをサポートするバックプレーン
- オーバーサンプリングを使用した最小125 Mbpsの拡張範囲
- ユーザーによるコンフィグレーションが可能なフラクショナル合成機能を備えたATX送信PLL
- 送信プリエンファシスおよび送信ディエンファシス
- トランシーバー・チャネル別のダイナミックリコンフィグレーション
|
| コンフィグレーション |
- 改ざん防止—貴重なIP資産を保護する包括的なデザイン保護
- エンハンスト256ビット高度暗号化規格 (AES) デザイン・セキュリティおよび認証
- PCIe Gen1またはGen2を使用するCvP (Configuration via Protocol)
- トランシーバーおよびPLLのダイナミック・リコンフィグレーション
- アクティブシリアルx4インターフェイス
|
| 消費電力管理 |
- プログラマブル・パワー・テクノロジー
- インテル® Quartus® Prime開発ソフトウェア・プロ・エディションに統合された消費電力解析ツール
|
| ソフトウェアとツール |
- インテル® Quartus® Prime開発ソフトウェア・プロ・エディション デザインスイート
- トランシーバー・ツールキット
- Platform Designer (Standard)システム統合ツール
- DSP Builderアドバンスト・ブロックセット
- OpenCL* サポート
|