SDI IPコアのユーザーガイド

ダウンロード PDF
ID 683587
日付 8/20/2020
Public
ドキュメント目次
ドキュメント目次 x
製造中止のお知らせ 1. SDI IPコアの概要 2. SDI IPコアのご利用にあたって 3. 機能の説明 4. SDI IPコアの信号 5. SDI IPコアのユーザーガイド・アーカイブ 6. SDI IPコアのユーザーガイド改訂履歴 A. 制約 B. クロック C. 受信と再送信
1. SDI IPコアの概要 x
1.1. リリース情報 1.2. デバイスファミリーのサポート 1.3. 概要 1.4. リソース使用率
2. SDI IPコアのご利用にあたって x
2.1. インテルFPGA IPコアのインストールとライセンス 2.2. IP Catalogとパラメーター・エディター
2.1. インテルFPGA IPコアのインストールとライセンス x
2.1.1. Intel® FPGA IP Evaluation Mode
2.2. IP Catalogとパラメーター・エディター x
2.2.1. IPコアの生成 ( インテル® Quartus® Primeスタンダード・エディション) 2.2.2. SDI IPコアのパラメーター化 2.2.3. SDI IPコアのパラメーター
3. 機能の説明 x
3.1. トランスミッター 3.2. レシーバー 3.3. トランシーバー 3.4. 着信SDIストリームへのロック 3.5. SDIにおける受信ビデオ・フォーマットの仕様
3.3. トランシーバー x
3.3.1. トランスミッターのクロック 3.3.2. レシーバーのクロック 3.3.3. トランスミッターのトランシーバー・インターフェイス 3.3.4. レシーバーのトランシーバー・インターフェイス
4. SDI IPコアの信号 x
4.1. SDIクロック信号 4.2. SDIインターフェイス信号 4.3. SDIステータス信号 4.4. SDIトランシーバーのダイナミック・リコンフィグレーション信号
A. 制約 x
A.1. タイミング・アナライザーでの制約の指定 A.2. SDIソフト・トランシーバーの制約
A.1. タイミング・アナライザーでの制約の指定 x
A.1.1. Stratix IVデバイスを使用しているSDI IPコアにおける制約
B. クロック x
B.1. クロックのバージョン
C. 受信と再送信 x
C.1. ループバックFIFOバッファー
製造中止のお知らせ
1. SDI IPコアの概要
2. SDI IPコアのご利用にあたって
3. 機能の説明
4. SDI IPコアの信号
5. SDI IPコアのユーザーガイド・アーカイブ
6. SDI IPコアのユーザーガイド改訂履歴
A. 制約
B. クロック
C. 受信と再送信

A. 制約

SDI IPコアが確実に機能するためには、特定の インテル® Quartus® Primeの制約を実装する必要があります。
  • クロック特性を指定
  • フォルスパス、最大および最小遅延、マルチサイクル・パスなどのタイミングの例外を設定
  • I/Oピンから4つのサンプリング・レジスターへのパス間のタイミングスキューを最小限に抑制
  • 135MHzへのオーバーサンプリング・インターフェイスが独立したクロックドメインとして使用するオーバーサンプリング・クロックを設定

セクションの内容
タイミング・アナライザーでの制約の指定
SDIソフト・トランシーバーの制約

レベル 2 の表題