SDI IPコアのユーザーガイド

ID 683587
日付 8/20/2020
Public
ドキュメント目次

4.1. SDIクロック信号

表 14.  レシーバーのクロック信号

信号

方向

説明

gxb4_cal_clk 入力 Arria II GX、Arria V、Cyclone IV GX、およびStratix IVトランシーバー専用のキャリブレーション・クロックです。
rx_sd_oversample_clk_in 入力 67.5MHzのオーバーサンプル・クロック入力で、SD-SDI専用です。
rx_serial_refclk 入力 HD-SDI、デュアル・スタンダードおよびトリプル・スタンダードに向けたトランシーバー・トレーニング・クロックです。
注: Stratix VまたはArria Vデバイスを使用してSDIデュプレックスを生成する場合は、tx_serial_refclk信号とrx_serial_refclk信号を結び付ける必要があります。
rx_serial_refclk1 入力 二次トランシーバー・トレーニング・クロックです。HD-SDIの場合は74.175MHzのクロック周波数、3G-SDI、デュアル・スタンダードおよびトリプル・スタンダードの場合は148.35MHzのクロック周波数です。

Cyclone IV GXデバイスを使用している場合にのみ利用することができます。

rx_coreclk 入力 レシーバー・コントローラーのクロック入力で、Cyclone IV GXデバイス専用です。このクロックの周波数は、rx_serial_refclkと同じにする必要があります。

ハードウェアの制約により、トランシーバーPLLとコアロジックでトランシーバーのPLL6とPLL7を使用する場合は、同じクロック入力ピンを共有することはできません。

refclk_rate 入力 この信号は、rx_video_formatに関連付けられます。受信したビデオ規格を検出します。

148.35MHzのレシーバー・シリアル・リファレンス・クロックの場合は、入力を0に設定します。

148.5MHzのRXシリアル・リファレンス・クロックの場合は、入力を1に設定します。

注: Cyclone IV GXデバイスの場合は、rx_coreclkの周波数に応じてrefclk_rateを設定します。
gxb_tx_clkout 出力 トランシーバーのトランスミッター・クロック出力です。このクロックは、電圧制御発振器 (VCO) の出力であり、トランスミッターのパラレルクロックとして使用されます。ALTGXまたはALT2GXBメガファンクションのtx_clkout信号に内部で接続されます。
rx_clk 出力 トランシーバーのCDRクロック。
rx_sd_oversample_clk_out 出力 67.5MHzのオーバーサンプル・クロック出力で、MegaCoreファンクションをカスケード接続します。SD-SDI専用です。
rx_video_format 出力 この信号は、refclk_rateに関連付けられます。受信したビデオのフォーマットを示します。rx_video_formatの値は、フレームロック信号がアサートされた後に有効になります。
表 15.  トランスミッターのクロック信号

信号

方向

説明

tx_pclk 入力 トランスミッターのパラレルクロック入力です。
  • SD-SDI = 27MHz
  • HD-SDI = 74MHz
  • 3G-SDI = 148.5MHz
tx_serial_refclk 入力 トランシーバーのリファレンス・クロック入力で、低ジッターです。
注: Stratix VまたはArria Vデバイスを使用してSDIデュプレックスを生成する場合は、tx_serial_refclk信号とrx_serial_refclk信号を結び付ける必要があります。
tx_serial_refclk1 入力 トランシーバーのリファレンス・クロック入力に向けたオプションのポートで、低ジッターです。tx_serial_refclkと同様です。
注: Arria IIおよびStratix IV GXデバイスでのみ利用することができます。
表 16.  トランシーバーPHYの管理信号これらの信号は、Arria VおよびStratix Vデバイスでのみ利用することができます。

信号

方向

説明

phy_mgmt_clk 入力

トランシーバーPHY管理インターフェイスのAvalon-MMクロック入力です。同じクロックをPHY管理インターフェイスとトランシーバー・リコンフィグレーションに使用します。周波数の範囲は100から125MHzで、それによってトランシーバー・リコンフィグレーション・クロックの仕様を満たします。

phy_mgmt_clk_reset 入力

トランシーバーPHY管理インターフェイスのリセット信号です。この信号はアクティブHighで、レベル・センシティブです。シンプレックス・モードでは、この信号をtx_rstまたはrx_rst信号と同じリセットポートに接続することができます。

デュプレックス・モードでは、このリセット信号はトランスミッターとレシーバーに対するグローバルリセットとして機能します。トランスミッターとレシーバーに異なるリセットが必要な場合は、この信号をtx_rst信号とrx_rst信号から切り離します。

表 17.  ソフト・トランシーバー信号
     
rx_sd_refclk_337 入力 ソフト・トランシーバーの337.5MHzサンプリング・クロック
rx_sd_refclk_337_90deg 入力 ソフト・トランシーバーの337.5MHzサンプリング・クロック、90°の位相シフトあり
rx_sd_refclk_135 入力 レシーバーに向けたソフト・トランシーバーの135MHzパラレルクロック
rx_sd_refclk_270 入力 トランスミッターに向けたソフト・トランシーバーの270MHzパラレルクロック