SDI IPコアのユーザーガイド

ID 683587
日付 8/20/2020
Public
ドキュメント目次

4.3. SDIステータス信号

信号

方向

説明

rx_anc_data [(20N–1):0] 出力
受信した補助データ
  • SD-SDI: ビット19:10 未使用、9:0 Cb、Y、Cr、Yマルチプレクス
  • HD-SDI: ビット19:10 Y、ビット9:0 C
  • デュアルリンク: ビット39:30 Y (リンクB)、ビット29:20 C (リンクB)、ビット19:10 Y (リンクA)、ビット9:0 C (リンクA)
  • 3G-SDI Level A: ビット19:10 Y、ビット9:0 C
  • 3G-SDI Level B: ビット19:10 Cb、Y、Cr、Yマルチプレクス (リンクA)、ビット9:0 Cb、Y、Cr、Yマルチプレクス (リンクB)
rx_anc_error [3:0] 出力
補助データまたはチェックサムのエラー
  • SD-SDI: ビット3:1 未使用、ビット0 rx_anc_error
  • HD-SDI: ビット3:2 未使用、ビット1 Y、ビット0 C
  • デュアルリンク: ビット3 Y (リンクB)、ビット2 C (リンクB)、1 Y (リンクA)、ビット0 C (リンクA)
  • 3G-SDI Level A: ビット3:2 未使用、ビット1 Y、ビット0 C
  • 3G-SDI Level B: ビット3 Y (リンクA)、ビット2 C (リンクA)、ビット1 Y (リンクB)、ビット0 C (リンクB)
rx_anc_valid [3:0] 出力
補助データのValidで、アサートされる際は、rx_anc_dataのデータID (DID)、2次データID/データブロック番号 (SDID/DBN)、データカウント (DC)、ユーザー・データ・ワード (UDW) に不随します。
  • SD-SDI: ビット3:1 未使用、ビット0 rx_anc_valid
  • HD-SDI: ビット3:2 未使用、ビット1 Y、ビット0 C
  • デュアルリンク: ビット3 Y (リンクB)、ビット2 C (リンクB)、ビット1 Y (リンクA)、ビット0 C (リンクA)
  • 3G-SDI Level A: ビット3:2 未使用、ビット1 Y、ビット0 C
  • 3G-SDI Level B: ビット3 Y (リンクA)、ビット2 C (リンクA)、ビット1 Y (リンクB)、ビット0 C (リンクB)
rx_status [10:0] 出力

この信号は、トランシーバーベースのデバイスファミリーではアクティブLowです。

レシーバーのステータス
  • rx_status[10] デュアル・リンク・ポートがアライメントされています
  • rx_status[9] リンクBのフレームがロックされています
  • rx_status[8] リンクBのTRSがロックされています (同じタイミングをもつ6つの連続するTRS)
  • rx_status[7] リンクBのアライメントがロックされています (TRSが検出され、ワード・アライメントが実行済みです)
  • rx_status[6] リンクBのレシーバーがリセットに入っています
  • rx_status[5] リンクBのトランシーバーPLLがロックされています
  • rx_status[4] リンクAのフレームがロックされています
  • rx_status[3] リンクAのTRSがロックされています (同じタイミングをもつ6つの連続するTRS)
  • rx_status[2] リンクAのアライメントがロックされています (TRSが検出され、ワード・アライメントが実行済みです)
  • rx_status[1] リンクAのレシーバーがリセットに入っています
  • rx_status[0] リンクAのトランシーバーPLLがロックされています

HD-SDIのデュアル・リンク・バージョン以外の場合は、ビット [4:0] のみがアクティブです。

HD-SDIのデュアル・リンク・バージョンにおけるトランシーバー専用レシーバーブロックの場合は、ビット [6:5] と [1:0] のみがアクティブです。

この信号は、refclkソースからトランシーバーをトレーニングしている際にPLLのロックを示します。HD-SDIまたは3G-SDIモードでは、トランシーバーが着信データに正しくロックされている場合にこの信号を発振することができます。SD-SDIモードでは、この信号は常にPLLロック状態で維持します。

rx_status[3]rx_status[8] の場合は、TRSの間隔が特定のSMPTE規格を満たしている必要はありませんが、この信号をアクティブに保つには、経過する時間において間隔が一定である必要があります。

tx_status [(N– 1):0] 出力

この信号は、トランシーバーベースのデバイスファミリーではアクティブLowです。

トランスミッターのステータスで、トランスミッターのPLLがtx_serial_refclk信号にロックされていることを示します。

次の図は、rx_anc_data信号の動作を表しています。

図 33. rx_anc_data/valid/error信号の動作 — 425MA/HD
図 34. rx_anc_data/valid/error信号の動作 — 425MB
図 35. エラーがない場合のrx_anc_data/valid/error信号の動作 — SD
図 36. エラーがある場合のrx_anc_data/valid/error信号の動作 — SD