SDI IPコアのユーザーガイド

ID 683587
日付 8/20/2020
Public
ドキュメント目次

3.2. レシーバー

レシーバーには、次の要素が含まれます。
  • SD/HD-SDIレシーバー・デスクランブラーとワードアライナー
  • HD-SDIレシーバーCRCおよびLN抽出器
  • トランシーバー、プラス制御、およびマルチレート (デュアルまたはトリプル・スタンダード) SD/HD-SDIトランスミッターの動作を備えるインターフェイス・ロジック
  • レシーバー・フレーミング (ビデオのタイミング信号の抽出を伴う)
  • 補助データの識別と追跡
レシーバーは、次の機能を実行します。
  • NRZIデコーディングとデスクランブル
  • ワード・アライメント
  • ビデオ・タイミング・フラグの抽出
  • RP168のスイッチング・コンプライアンス
  • HD-SDIのLN抽出
  • HD-SDIのCRC
  • トランシーバーへのアクセス
図 6. SDIレシーバーのブロック図次の図は、SDIレシーバーのトップレベルのブロック図を表しています。


受信データはNRZIでデコードされ、デスクランブルされてから、ワードでアライメントされたパラレル出力 (HD-SDIの場合は20ビット、SD-SDIの場合は10ビット) として示されます。rxdataバスの定義については、3–41ページの表3–16を参照してください。

表 8.  サポートされるビデオ規格におけるrxdataのビット割り当て次の表は、rxdataのビットの割り当てを示しています。
rxdata SD-SDI HD-SDI 3G-SDI Level A 3G-SDI Level B
[19:10] 未使用 Y Y Cb、Y、Cr、Yマルチプレクス (リンクA)
[9:0] Cb、Y、Cr、Yマルチプレクス C C Cb、Y、Cr、Yマルチプレクス (リンクB)

レシーバー・インターフェイスでは、受信データのF、V、およびHのタイミング信号を抽出し、追跡します。アクティブな画像と補助データワードもまた、用途に応じて識別されます。

HD-SDIの場合は、受信したCRCがルーマチャネルとクロマチャネルに対してチェックされます。LNも抽出され、デザインからの出力として提供されます。

NRZIデコーディングとデスクランブル

デスクランブラー・モジュールは、チャネルのデコード機能を提供します。これは、SDIとHD-SDIの両方に共通です。これには、NRZIデコーディング、およびそれに続いて必要なデスクランブルが実装されます。SMPTE259Mの図C.1で示されているアルゴリズムは、レシーバーのデータに繰り返し適用されます。その際は、LSBが最初に処理されます。

ワード・アライメント

アライナーワードでは、デスクランブルされたレシーバーデータをアライメントし、出力データのビット順序が元のビデオデータのビット順序と同じになるようにします。

表 9.  EAVとSAVのシーケンスEAVおよびSAVのシーケンスにより、正しいワード・アライメントを決定します。次の表に、それぞれの規格のパターンを示します。
ビデオ規格 EAVとSAVのシーケンス
SD-SDI 3FF 000 000
HD-SDI 3FF 3FF 000 000 000 000
3G-SDI Level A 3FF 3FF 000 000 000 000
3G-SDI Level A 3FF 3FF 3FF 3FF 000 000 000 000 000 000 000 000

アライナーは、デスクランブルされたレシーバーデータで選択されているパターンと一致します。可能なワード・アライメントのいずれかでパターンが検出されると、フラグが立てられ、一致したアライメントが示されます。このプロセスは、レシーバーのデータに継続的に適用されます。

アライナーの第2段階では、データの正しいワード・アライメントを特定します。同じアライメントをもつ3つの連続するTRSを検索し、そのアライメントを格納します。その後、異なるアライメントで2つの連続するTRSが検出された場合は、この新しいアライメントが格納されます。

アライナーの最終段階では、受信データにバレルシフト機能を適用し、正しくアライメントされたパラレルワード出力を生成します。このSDI MegaCoreファンクションでは、バレルシフターを使用すると、デザインを1つのアライメントから別のアライメントに即座に切り替えることができます。

ビデオ・タイミング・フラグの抽出

TRS一致モジュールは、受信データからF、V、およびHのビデオ・タイミング・フラグを抽出します。これらのフラグを使用し、レシーバーのフォーマット検出、またはフライホイール機能の実装を行うことができます。

TRS一致モジュールではまた、HD-SDIのライン番号とCRCワードを識別します。

RP168スイッチング・コンプライアンス

RP168の要件を満たすには、トランシーバーがスイッチング・ラインの終わりまでに回復可能である必要があります。

表 10.  サポートされているビデオ・スイッチング・タイプ次の表に、サポートされているビデオ・スイッチング・タイプを示します。
規格/データレート フォーマット RP168のサポート 切り替えるソース
Fixed Switch (同じフォーマット) あり HD-1080i30からHD-1080i30
Fixed Switch なし HD-1080からHD-720
Switch Fixed なし HD-1080からSD-525
Switch Switch なし HD-1080からSD-525

次の図は、RP168スイッチング時のアライナーブロックとフォーマット・ブロックの動作を示しています。

図 7. アライナーブロックの動作アライナーブロックは、ユーザー入力のen_sync_switch信号に基づき、すぐに次のTRSタイミングにアライメントします。

フォーマット・ブロックはユーザー入力のen_sync_switch信号を3ラインラッチし、新しいTRSアライメントにすぐに再アライメントします。スイッチング時に、ダウンストリームの割り込みは0になります。trs_lockedおよびframe_locked信号は、同期切り替え時にデアサートされることはありません。

図 8. フォーマット・ブロックの動作

HD-SDIのLN抽出

HD-SDIのLN抽出モジュールは、SMPTE292Mのセクション5.4で定義されているLNワードをHD-SDIクロマチャネルから抽出してフォーマットします。デザインでは、LNを出力として提供します。

HD-SDIのCRCチェック

CRCモジュールは、SMPTE292Mのセクション5.5で定義されているCRCをHD-SDIのルーマチャネルおよびクロマチャネルに対してチェックします。

注: このモジュールは、レシーバーとトランスミッターに共通です。

このチェックは、受信した各ビデオラインのCRCを再計算し、結果を受信したCRCデータに対して確認することによって実装されます。結果が異なる場合は、エラーフラグがアサートされます。ルーマチャネルとクロマチャネルには個別のエラーフラグがあります。フラグは、次のチェックが実行されるまでアサートされた状態で保たれます。

トランシーバーへのアクセス

インテル® Quartus® Primeスタンダード・エディション・ソフトウェアを使用すると、暗号化されていないALTGXラッパーファイルを介してトランシーバーにアクセスすることができます。Arria II GX、Arria V、Cyclone IV GX、およびStratix IV GXのコンフィグレーションに向けたALTGXラッパーファイルにアクセスすることができます。

次のいずれかの方法を使用して、ALTGXラッパーファイルにアクセスすることができます。
  • それぞれのデバイス・ハンドブックに記載されている有効な範囲を使用してALTGXラッパーファイルを編集する
  • ALTGX_RECONFIGメガファンクションを介してアナログ制御を使用する
注: 再生成後にラッパーファイルのデフォルトの内容を損失しないようにするには、カスタマイズされているALTGXラッパーファイルをIPカタログを使用して再インスタンス化しないでください。

ALTGXラッパーファイルの編集

パラメーターの設定を変更するには、ALTGXラッパーファイルの有効な範囲を編集します。

例えば、電圧出力差動制御設定を4から7に変更するには、ラッパーファイルの次の行を変更します。

alt4gxb_component.vod_ctrl_setting = 4

この行を、次のように変更します。

alt4gxb_component.vod_ctrl_setting = 7

注: 特定のインテルデバイスの有効な範囲を確認するには、それぞれのデバイスのハンドブックを参照してください。

アナログ制御の使用

ALTGXの設定に柔軟にアクセスして制御する必要がある場合は、ALTGX_RECONFIGメガファンクションを使用してアナログ・リコンフィグレーションを有効にします。アナログ制御を使用して、次のトランシーバー・パラメーターのデフォルト設定を編集します。

  • 電圧出力の差
  • プリエンファシス制御のプリタップ
  • プリエンファシス制御の1番目のポストタップ
  • プリエンファシス制御の2番目のポストタップ
  • イコライザーのDCゲイン
  • イコライザーのDC制御

ALTGX_RECONFIGメガファンクションは、単一チャネルのreconfig_togxb[3:0] ポートとreconfig_fromgxb[16:0] ポートを使用して、ALTGXに接続します。

ランタイムにアナログ制御とチャネル・リコンフィグレーションを有効にするには、reconfig_mode_sel信号を使用します。

トランシーバー・クロック

図 9. レシーバーのクロックスキーム次の図は、レシーバーの一般的なクロックスキームを示しています。