内部ウィークプルアップおよびウィークプルダウン抵抗

インテル® Cyclone® 10 GX デバイス・データシート

ダウンロード PDF

ID 683828

日付 5/08/2017

バージョン current

Public

コンフィグレーション、テスト、およびJTAG ピンを除くすべてのI/O ピンには、ウィークプルアップをイネーブルするオプションがあります。ウィークプルダウン機能は、 Cyclone® 10 GX デバイスにおける内部ウィークプルダウン抵抗値の表に記載されているピンでのみ使用できます。

表 10. Cyclone® 10 GX デバイスにおける内部ウィークプルアップ抵抗値—暫定仕様
シンボル	記述	条件（V）¹²	値 ¹³	単位
R_PU	プログラマブルなプルアップ抵抗のオプションがイネーブルされた場合の、コンフィグレーション前とコンフィグレーション中、およびユーザーモードのI/O ピンのプルアップ抵抗値です。	V_CCIO = 3.0 ±5%	25	kΩ
		V_CCIO = 2.5 ±5%	25	kΩ
		V_CCIO = 1.8 ±5%	25	kΩ
		V_CCIO = 1.5 ±5%	25	kΩ
		V_CCIO = 1.35 ±5%	25	kΩ
		V_CCIO = 1.25 ±5%	25	kΩ
		V_CCIO = 1.2 ±5%	25	kΩ

表 11. Cyclone® 10 GX デバイスにおける内部ウィークプルダウン抵抗値—暫定仕様
ピン名	記述	条件（V）	値¹³	単位
`nIO_PULLUP`	ユーザーI/O ピンと兼用I/O ピンの内部プルアップを決定する専用入力ピンです。	V_CC = 0.9 ±3.33%	25	kΩ
`TCK`	専用のJTAG テストクロック入力ピンです。	V_CCPGM = 1.8 ±5 %	25	kΩ
		V_CCPGM = 1.5 ±5%	25	kΩ
		V_CCPGM = 1.2 ±5%	25	kΩ
`MSEL[0:2]`	FPGA デバイスのコンフィグレーション手法を設定するコンフィグレーション入力ピンです。	V_CCPGM = 1.8 ±5%	25	kΩ
		V_CCPGM = 1.5 ±5%	25	kΩ
		V_CCPGM = 1.2 ±5%	25	kΩ

¹² 外部ソースがV_CCIO よりも高い電圧でピンをドライブしている場合は、ピンのプルアップ抵抗値が低下することがあります。

¹³ PVT に対する変更をカバーするために±25％の公差で有効です。