インテル® Cyclone® 10 GX デバイス・データシート

ダウンロード PDF
ID 683828
日付 5/08/2017
Public
ドキュメント目次
ドキュメント目次 x
Cyclone® 10 GX デバイス・データシート
Cyclone® 10 GX デバイス・データシート x
電気的特性 スイッチング特性 コンフィグレーションの仕様 I/O タイミング プログラマブルIOE 遅延 用語集 改訂履歴
電気的特性 x
動作条件
動作条件 x
絶対最大定格 最大許容オーバーシュート/アンダーシュート電圧 推奨動作条件 DC 特性 I/O 規格仕様
推奨動作条件 x
推奨動作条件 トランシーバー電源動作条件
DC 特性 x
消費電流と消費電力 I/O ピンのリーク電流 バスホールド特性 OCT キャリブレーション精度仕様 キャリブレーションなしのOCT 抵抗許容差の仕様 ピン・キャパシタンス 内部ウィークプルアップおよびウィークプルダウン抵抗
I/O 規格仕様 x
シングルエンドI/O 規格の仕様 シングルエンドSSTL、HSTL およびHSUL I/O リファレンス電圧仕様 シングルエンドSSTL、HSTL、およびHSUL I/O 規格信号仕様 差動SSTL I/O 規格の仕様 差動HSTL I/Oおよび差動HSUL I/O 規格の仕様 差動I/O 規格の仕様
スイッチング特性 x
トランシーバー性能仕様 コア性能の仕様 ペリフェラル性能の仕様
トランシーバー性能仕様 x
Cyclone® 10 GX デバイスにおけるトランシーバー性能仕様 Cyclone® 10 GX デバイスにおける高速シリアル・トランシーバー-ファブリック・インターフェイスの性能 Cyclone® 10 GX デバイスにおけるトランシーバーの仕様
コア性能の仕様 x
クロックツリーの仕様 PLL 仕様 DSP ブロック仕様 メモリーブロックの仕様 温度検知ダイオードの仕様 内部電圧センサーの仕様
PLL 仕様 x
フラクショナルPLL 仕様 I/O PLL 仕様
温度検知ダイオードの仕様 x
内部温度検知ダイオードの仕様 外部温度検知ダイオードの仕様
ペリフェラル性能の仕様 x
高速I/O の仕様 DPA ロック時間の仕様 LVDS ソフトCDR/DPA 正弦ジッター許容値仕様 ハード・メモリー・コントローラーでサポートされるメモリー規格 DLL 範囲の仕様 DQS ロジックブロック仕様 メモリー出力クロックジッターの仕様 OCT キャリブレーション・ブロック仕様
コンフィグレーションの仕様 x
POR の仕様 JTAG コンフィグレーション・タイミング FPP コンフィグレーション・タイミング AS コンフィグレーション・タイミング AS コンフィグレーション・スキームにおけるDCLK 周波数仕様 PS コンフィグレーション・タイミング 初期化 コンフィグレーション・ファイル 最小コンフィグレーション時間の見積もり リモート・システム・アップグレード ユーザー・ウォッチドッグ内部回路のタイミング仕様
FPP コンフィグレーション・タイミング x
FPP コンフィグレーションのDCLK-DATA[ ]比（r） DCLK-DATA[ ] = 1 の場合のFPP コンフィグレーション・タイミング DCLK-DATA[ ] >1 の場合のFPP コンフィグレーション・タイミング
Cyclone® 10 GX デバイス・データシート

メモリーブロックの仕様

最大メモリーブロック性能を達成するには、オンチップPLL からのグローバル・クロック・ルーティングを介したメモリー・ブロック・クロックを使用し、出力デューティサイクルを50 ％ に設定します。Quartus Prime ソフトウェアを使用して、メモリー・ブロック・クロッキング方式のタイミングをレポートします。

エラー検出巡回冗長検査（CRC）機能を使用すると、fMAX の劣化はありません。

表 33.   Cyclone® 10 GX デバイスにおけるメモリーブロック性能の仕様—暫定仕様
メモリー モード 性能
–E5、–I5 –E6 –I6 単位
MLAB シングルポート、サポートされているすべての幅（×16/×32） 570 490 490 MHz
シンプルなデュアルポート、サポートされているすべての幅（×16/×32） 570 490 490 MHz
Read-during-write オプションがOld Data に設定されたシンプルなデュアルポート、サポートされているすべての幅 400 330 330 MHz
ROM、サポートされているすべての幅（×16/×32） 570 490 490 MHz
M20K ブロック シングルポート、サポートされているすべての幅 625 530 510 MHz
シンプルなデュアルポート、サポートされているすべての幅 625 530 510 MHz
Read-during-write オプションがOld Data に設定されたシンプルなデュアルポート、サポートされているすべての幅 470 410 410 MHz
ECC をイネーブルしたシンプルなデュアルポート、512 × 32 410 360 360 MHz
ECC と任意のパイプライン・レジスターをイネーブルしたシンプルなデュアルポート、512 × 32 520 470 470 MHz
真のデュアルポート、サポートされているすべての幅 600 480 480 MHz
ROM、サポートされているすべての幅 625 530 510 MHz
レベル 2 の表題