インテル® FPGA SDK for OpenCL: カスタム・プラットフォーム・ツールキット・ユーザーガイド

ダウンロード PDF
ID 683085
日付 10/31/2016
Public
ドキュメント目次
ドキュメント目次 x
1. インテル® FPGA SDK for OpenCL™ カスタム・プラットフォーム・ツールキット・ユーザーガイド 2. インテル® FPGA SDK for OpenCL™ カスタム・プラットフォーム・ツールキット・リファレンス・マニュアル
1. インテル® FPGA SDK for OpenCL™ カスタム・プラットフォーム・ツールキット・ユーザーガイド x
1.1. インテル® FPGA SDK for OpenCL™ カスタム・プラットフォーム・ツールキットの前提条件 1.2. インテル® FPGA SDK for OpenCL™ カスタム・プラットフォームの概要 1.3. 前方互換性でのカスタム・プラットフォームの自動移行 1.4. インテル® FPGA SDK for OpenCL™ カスタム・プラットフォームの作成 1.5. インテル® FPGA SDK for OpenCL™ Preferred Board ステータスへの適用 1.6. 出荷時の推奨 1.7. 改訂履歴
1.2. インテル® FPGA SDK for OpenCL™ カスタム・プラットフォームの概要 x
1.2.1. インテル® FPGA SDK for OpenCL™ カスタム・プラットフォームのディレクトリーとファイル 1.2.2. カスタム・プラットフォーム・ディレクトリー構造の推奨事項
1.3. 前方互換性でのカスタム・プラットフォームの自動移行 x
1.3.1. 自動移行のカスタマイズ
1.4. インテル® FPGA SDK for OpenCL™ カスタム・プラットフォームの作成 x
1.4.1. ボード・ハードウェアのデザイン 1.4.2. ボード XML ファイルの作成 1.4.3. MMD ライブラリーの作成 1.4.4. Altera Client Driver のセットアップ 1.4.5. インテル® FPGA SDK for OpenCL™ ユーティリティー・サポートの提供 1.4.6. ハードウェア・デザインのテスト
1.4.1. ボード・ハードウェアのデザイン x
1.4.1.1. ボード Qsys システムの作成 1.4.1.2. 保証されたタイミングフローの確立
1.4.1.1. ボード Qsys システムの作成 x
1.4.1.1.1. エクスポートされたボード・パーティションの一般的な品質に関する考察
1.4.2. ボード XML ファイルの作成 x
1.4.2.1. board_env.xml ファイルの作成 1.4.2.2. board_spec.xml ファイルの作成
1.4.2.1. board_env.xml ファイルの作成 x
1.4.2.1.1. board_env.xml ファイルのテスト
1.4.3. MMD ライブラリーの作成 x
1.4.3.1. カーネル・パワーアップの状態
2. インテル® FPGA SDK for OpenCL™ カスタム・プラットフォーム・ツールキット・リファレンス・マニュアル x
2.1. ボード Qsys サブシステム 2.2. Board_spec.xml ファイル内の XML エレメント、属性、およびパラメーター 2.3. MMD API の概要 2.4. 改訂履歴
2.1. ボード Qsys サブシステム x
2.1.1. インテル® FPGA SDK for OpenCL™ 固有の Qsys システム・コンポーネント
2.1.1. インテル® FPGA SDK for OpenCL™ 固有の Qsys システム・コンポーネント x
2.1.1.1. OpenCL Kernel Clock Generator 2.1.1.2. OpenCL Kernel Interface 2.1.1.3. OpenCL Memory Bank Divider
2.2. Board_spec.xml ファイル内の XML エレメント、属性、およびパラメーター x
2.2.1. board 2.2.2. device 2.2.3. global_mem 2.2.4. host 2.2.5. channels 2.2.6. interfaces 2.2.7. interface 2.2.8. compile
2.3. MMD API の概要 x
2.3.1. aocl_mmd_get_offline_info 2.3.2. aocl_mmd_get_info 2.3.3. aocl_mmd_open 2.3.4. aocl_mmd_close 2.3.5. aocl_mmd_read 2.3.6. aocl_mmd_write 2.3.7. aocl_mmd_copy 2.3.8. aocl_mmd_set_interrupt_handler 2.3.9. aocl_mmd_set_status_handler 2.3.10. aocl_mmd_yield 2.3.11. aocl_mmd_shared_mem_alloc 2.3.12. aocl_mmd_shared_mem_free 2.3.13. aocl_mmd_reprogram
2.3.13. aocl_mmd_reprogram x
2.3.13.1. 再プログラミングのサポート
1. インテル® FPGA SDK for OpenCL™ カスタム・プラットフォーム・ツールキット・ユーザーガイド
2. インテル® FPGA SDK for OpenCL™ カスタム・プラットフォーム・ツールキット・リファレンス・マニュアル

2.2.8. compile

board_spec.xmlファイルのcompileエレメントとそれに関連する属性およびパラメーターでは、 Quartus® Primeのコンパイル、レジストレーション、および自動移行の一般的な制御について説明します。

XML コード例 :

<compile project="top" revision="top" qsys_file="none" generic_kernel="1">
    <generate cmd="echo"/>
    <synthesize cmd="quartus_sh -t import_compile.tcl"/>
    <auto_migrate platform_type="a10_ref" >
        <include fixes=""/>
        <exclude fixes=""/>
    </auto_migrate>
</compile>
属性 説明
project Quartus Prime ソフトウェアがコンパイルする予定の Quartus® Prime プロジェクト・ファイル名 (.qpf) です。
revision Quartus Prime ソフトウェアが インテル® FPGA SDK for OpenCL™オフライン・コンパイラー実行ファイル (.aocx) を生成するためにコンパイルする Quartus® Prime プロジェクト内のリビジョン名です。
qsys_file OpenCL™カーネルが組み込まれている Qsys ファイル名です。

Quartus® Primeソフトウェアがデザインでトップレベルの.qsysファイルの作成を必要としない場合、オプションで「none」の値をqsys_fileに割り当てることができます。

generic_kernel オフライン・コンパイラーにすべての OpenCL コンパイルで共通の Verilog インターフェイスを生成させる場合、この値を 1 に設定します。この設定は、Configuration via Protocol (CvP) フローにあるような、カーネルの周りに Quartus® Prime デザイン・パーテンションを設定する場合に必要です。
generate_cmd OpenCL カーネルが組み込まれている Qsys システムで Verilog ファイルを生成するような完全なコンパイル準備に必要なコマンドです。
synthesize_cmd カスタム・プラットフォームからfpga.binファイルを生成するために必要なコマンドです。通常、このコマンドは Quartus Prime ソフトウェアに完全にコンパイルを実行するように指示します。
auto_migrate
  • platform_type—カスタム・プラットフォームから得た インテル® FPGA Reference Platform で参照される値に基づき、この値を選択します。有効な値は、none、s5_net、c5soc、およびa10_refです。
  • include fixes—カスタム・プラットフォームに適用させる名前付き修正のコンマ区切りリストです。
  • exclude fixes—カスタム・プラットフォームに適用させない名前付き修正のコンマ区切りリストです。
レベル 2 の表題