F-Tile Avalon® Streaming Intel® FPGA IP for PCI Express* デザイン例ユーザーガイド

ダウンロード PDF
ID 683372
日付 7/14/2022
Public
ドキュメント目次
ドキュメント目次 x
1. 頭文字 2. デザイン例の説明 3. クイック・スタート・ガイド 4. F-Tile Avalon Streaming Intel FPGA IP for PCI Expressデザイン例ユーザーガイドのアーカイブ 5. F-Tile Avalon® Streaming Intel® FPGA IP for PCI Express* デザイン例ユーザーガイドの改訂履歴
2. デザイン例の説明 x
2.1. Programmed Input/Outputのデザイン例 2.2. Single Root I/O Virtualization (SR-IOV) のデザイン例 2.3. パフォーマンスのデザイン例
2.1. Programmed Input/Outputのデザイン例 x
2.1.1. Programmed Input/Outputデザイン例の機能の説明 2.1.2. Programmed Input/Outputデザイン例のシミュレーション・テストベンチ
2.1.1. Programmed Input/Outputデザイン例の機能の説明 x
2.1.1.1. F-Tile Avalon-ST IP for PCI Express Hard IP (DUT) 2.1.1.2. PIO Application (APPS) 2.1.1.3. オンチップメモリー (MEM) 2.1.1.4. F-Tile Reference and System PLL Clocks IP 2.1.1.5. Reset Release IP
2.1.1.2. PIO Application (APPS) x
2.1.1.2.1. Scheduler 2.1.1.2.2. Read Write Module 2.1.1.2.3. Avalon-MM Interface 2.1.1.2.4. Completion Module 2.1.1.2.5. Width Adapter
2.2. Single Root I/O Virtualization (SR-IOV) のデザイン例 x
2.2.1. Single Root I/O Virtualization (SR-IOV) デザイン例の機能の説明 2.2.2. Single Root I/O Virtualization (SR-IOV) デザイン例のシミュレーション・テストベンチ
2.2.1. Single Root I/O Virtualization (SR-IOV) デザイン例の機能の説明 x
2.2.1.1. F-Tile Avalon-ST IP for PCI Express Hard IP (DUT) 2.2.1.2. SR-IOV Applications (APPS)
2.2.1.2. SR-IOV Applications (APPS) x
2.2.1.2.1. Access Parser 2.2.1.2.2. Access Router 2.2.1.2.3. Completion 2.2.1.2.4. PF Segram 2.2.1.2.5. VF Segram 2.2.1.2.6. F-Tile Reference and System PLL Clocks IP 2.2.1.2.7. Reset Release IP
2.3. パフォーマンスのデザイン例 x
2.3.1. パフォーマンス・デザイン例の機能の説明 2.3.2. パフォーマンス・デザイン例の機能のシミュレーション・テストベンチ
3. クイック・スタート・ガイド x
3.1. ディレクトリー構造 3.2. デザイン例の生成 3.3. デザイン例のシミュレーション 3.4. デザイン例のコンパイル 3.5. ハードウェアとソフトウェアの要件 3.6. Linuxカーネルドライバーのインストール 3.7. デザイン例の実行
3.3. デザイン例のシミュレーション x
3.3.1. テストベンチ
3.3.1. テストベンチ x
3.3.1.1. テスト・ドライバー・モジュール 3.3.1.2. PIOデザイン例のテストベンチ 3.3.1.3. SR-IOVデザイン例のテストベンチ 3.3.1.4. パフォーマンス・デザイン例のテストベンチ
3.7. デザイン例の実行 x
3.7.1. PIOデザイン例の実行 3.7.2. SR-IOVデザイン例の実行 3.7.3. パフォーマンス・デザイン例の実行
1. 頭文字
2. デザイン例の説明
3. クイック・スタート・ガイド
4. F-Tile Avalon Streaming Intel FPGA IP for PCI Expressデザイン例ユーザーガイドのアーカイブ
5. F-Tile Avalon® Streaming Intel® FPGA IP for PCI Express* デザイン例ユーザーガイドの改訂履歴

3.3.1. テストベンチ

テストベンチは、テスト・ドライバー・モジュール altpcietb_bfm_rp_gen4_x16.sv を使用して、コンフィグレーションおよびメモリー・トランザクションを開始します。起動時に、テスト・ドライバー・モジュールはRoot PortレジスターとEndpoint Configuration Spaceレジスターからの情報を表示するため、Parameter Editorを使用して指定したパラメーターに関連付けることができます。

デザイン例とテストベンチは、F-Tile IP for PCIe用に選択したコンフィグレーションに基づいて動的に生成されます。テストベンチは、 インテル® Quartus® PrimeのParameter Editorで指定したパラメーターを使用します。

このテストベンチは、シリアルPCI Expressインターフェイスを使用して最大x16 PCI Expressリンクをシミュレートします。テストベンチのデザインでは、一度に複数のPCI Expressリンクをシミュレートできます。次の図では、PIOデザイン例の概要を示しています。

図 21. PIOデザイン例のシミュレーション・テストベンチ
テストベンチのトップレベルは、次のメインモジュールをインスタンス化します。
  • altpcietb_bfm_rp_gen4x16.sv - これはRoot Port PCIe* BFMです。
    //Directory path
<project_dir>/pcie_avst_f_0_example_design/pcie_ed_tb/ip/pcie_ed_tb/dut_pcie_tb_ip/intel_pcie_ftile_tbed_<ver>/sim
  • pcie_ed_dut.ip: これは、指定したパラメーターを持つEndpointデザインです。
    //Directory path
<project_dir>/pcie_avst_f_0_example_design/ip/pcie_ed
  • pcie_ed_pio0.ip: このモジュールは、PIOデザイン例のトランザクションのターゲットおよびイニシエーターです。
    //Directory path
<project_dir>/pcie_avst_f_0_example_design/ip/pcie_ed
  • pcie_ed_sriov0.ip: このモジュールは、SR-IOVデザイン例のトランザクションのターゲットおよびイニシエーターです。
    //Directory path <project_dir>/pcie_avst_f_0_example_design/ip/pcie_ed

さらに、テストベンチには次のタスクを実行するルーチンがあります。

  • 必要な周波数でEndpointのリファレンス・クロックを生成します。
  • 起動時にPCI Expressリセットを提供します。

Root Port BFMの詳細については、Intel FPGA F-Tile Avalon® Streaming IP for PCI Expressユーザーガイド内、テストベンチの章を参照してください。


セクションの内容
テスト・ドライバー・モジュール
PIOデザイン例のテストベンチ
SR-IOVデザイン例のテストベンチ
パフォーマンス・デザイン例のテストベンチ

レベル 2 の表題