インテルのみ表示可能 — GUID: mcn1448734271095
Ixiasoft
レシーバとしてのFPGA： インテル® MAX® 10デバイスを使用した場合のシミュレーション結果
図 10. インテル® MAX® 10 FPGAのレシーバ・ダイにおいて720 Mbpsで計測したHS-RXモードのアイ・ダイアグラムTrue（P）信号およびInverted（N）信号は黄とピンクで表示されます。P信号およびN信号は重複し、差動信号（P-N）は青で表示されます。
図 11. LP11およびLP00ステートに対し インテル® MAX® 10 FPGAのレシーバ・ダイにおいて10 Mbpsで計測したLP-RXモードの波形図DP信号は青、そしてDN信号は赤で表示されます。DN信号（赤）はDP信号（青）と重複しますが、これは両信号が同じステートLP11、LP00）にドライブされているためです。
図 12. LP10およびLP01ステートに対し インテル® MAX® 10 FPGAのレシーバ・ダイにおいて10 Mbpsで計測したLP-RXモードの波形図DP信号とDN信号は重複しません。これは両信号が位相（LP10、LP01）からドライブ・アウトされるためです。