AN 754:インテル®の低消費電力FPGAにおける受動抵抗ネットワークを使用するMIPI D-PHYソリューション

ID 683092
日付 4/03/2019
Public
ドキュメント目次

IBISシミュレーション

HyperLynxを使用したIBISシミュレーションを実行して、 Cyclone® IV Cyclone® V インテル® Cyclone® 10 LP 、および Intel® インテル® MAX® 10デバイス用のMIPI D-PHY、伝送ライン、パッシブ抵抗ネットワーク、およびFPGA I / O間のリンクシミュレーションを示します。シミュレーションは、パッシブ抵抗ネットワークのセットアップで次の信号モードを示しています。

  • High-Speed信号に向けた入力/出力差動およびコモンモード電圧レベル
  • Low-Power信号に向けたシングル・エンドの入力/出力HighおよびLow電圧レベル

通常動作中、High-Speed信号とLow-Power信号のどちらかでレーンをドライブすることが可能です。High-Speedレーンの状態は、Differential-0とDifferential-1です。Low-Power状態である2つのシングル・エンド・ラインは、動作モードによっては別の状態や同じ状態をドライブ可能です。Low-PowerレーンはLP00、LP11、LP01、LP10の4つの状態がドライブ可能です。

High-Speedモードは、 Cyclone® Vおよび インテル® Cyclone® 10 LPデバイスに対し840 Mbpsでシミュレーションが可能で、 インテル® MAX® 10デバイスであれば720 Mbpsでシミュレーションが可能です。Low-Powerモードは、 Cyclone® V インテル® Cyclone® 10 LP インテル® MAX® 10デバイスに対し10 Mbpsで動作可能です。このシミュレーションでは、500 psの伝送遅延を持つ50 Ωの特性インピーダンスを有していると仮定するシンプルな伝送ラインを使用します。