インテルのみ表示可能 — GUID: mcn1448734192981
Ixiasoft
レシーバとしてのFPGA： Cyclone® Vデバイスを使用した場合のシミュレーション結果
図 7. Cyclone® V FPGAのレシーバ・ダイにおいて840 Mbpsで計測したHS-RXモードのアイ・ダイアグラムTrue（P）信号およびInverted（N）信号は紫と緑で表示されます。P信号およびN信号は重複し、差動信号（P-N）は黄で表示されます。
図 8. LP11およびLP00ステートに対し Cyclone® V FPGAのレシーバ・ダイにおいて10 Mbpsで計測したLP-RXモードの波形図DP信号は緑、そしてDN信号は赤で表示されます。DN信号（赤）はDP信号（緑）と重複しますが、これは両信号が同じステートLP11、LP00）にドライブされているためです。
図 9. LP10およびLP01ステートに対し Cyclone® V FPGAのレシーバ・ダイにおいて10 Mbpsで計測したLP-RXモードの波形図DP信号とDN信号は重複しません。これは両信号が位相（LP10、LP01）からドライブ・アウトされるためです。