インテルのみ表示可能 — GUID: mcn1448380665255
Ixiasoft
トランスミッタとしてのFPGA：HS-TXおよびLP-TXモードのシミュレーション
HS-TXおよびLP-TXモードのシミュレーションでは、 FPGAはMIPI D-PHY TXデバイスとして機能します。MIPI D-PHY RXデバイスは、3.0 pFのワースト・ケースである容量性負荷を有するパッケージ寄生容量（package parasitic）コンポーネントによって表現されます。
インタフェースがHigh-Speedモードである場合、MIPI D-PHY RXデバイスはこの（トランスミッタとしてのFPGA：HS-TモードのIBISシミュレーション回路の図で示すように）シミュレーションにて、100 Ωの差動終端を提示します。ラインのコモン・モードによってインタフェースがLow-Powerモードであることが示される場合、100 Ωの終端はHigh Zに切り替えられますが、これは（トランスミッタとしてのFPGA：LP-TXモードのIBISシミュレーション回路の図にあるように） LP-TXモードのIBISシミュレーション回路には表示されません。このシミュレーションでは、MIPI D-PHY High-SpeedレシーバはLow-Powerモード動作中オフとなるため、入力差動終端は削除されます。
IBISシミュレーションは異なるモードで以下のようにバッファを使用します。
- High-Speedモード
- 信号を送信するために、差動バッファが使用されます。
- 2つのシングル・エンド・バッファは、トライステート出力として動作するために入力モードでコンフィギュレーションされます。
- Low-Powerモード
- 差動バッファはトライステート出力として動作するため入力モードでコンフィギュレーションされます。
- 信号を送信するために、2つのシングル・エンド・バッファが使用されます。
図 13. トランスミッタとしてのFPGA：HS-TXモードのIBISシミュレーション回路
図 14. トランスミッタとしてのFPGA：LP-TXモードのIBISシミュレーション回路