インテルのみ表示可能 — GUID: mcn1448812543956
Ixiasoft
トランスミッタとしてのFPGA：シミュレーション結果
Cyclone® V、 インテル® Cyclone® 10 LP、および インテル® MAX® 10デバイスに向けてシミュレーションされた波形図は、推奨設定に基づいています。
FPGA I/Oピンで使用されるI/O規格は、通常の条件下でのHigh-SpeedおよびLow-Power MIPI D-PHY RXデバイス用に定義された以下の電圧レベルに準拠しています。
- High-Speed信号—入力差動（VID）およびコモン・モード（VICM）電圧レベル
- Low-Powerシングル・エンド信号—入力電圧High（VIH）および入力電圧Low（VIL）信号
High-Speed信号の信号品質は、FPGAが受信インタフェースとして動作する場合のHigh-Speed信号と比較してジッタが抑えられるため、その品質はより良いものとなります。ロードでの100 Ω差動終端抵抗は、伝送線路の特性インピーダンスと一致する望ましいインピーダンスを提供します。