AN 754:インテル®の低消費電力FPGAにおける受動抵抗ネットワークを使用するMIPI D-PHYソリューション

ダウンロード PDF
ID 683092
日付 4/03/2019
Public
ドキュメント目次
ドキュメント目次 x
AN 754: Intel® の低消費電力FPGAにおける受動抵抗ネットワークを使用するMIPI D-PHYソリューション
AN 754: Intel® の低消費電力FPGAにおける受動抵抗ネットワークを使用するMIPI D-PHYソリューション x
MIPI D-PHYとは MIPI動作の概略 機能の説明：FPGA受信インタフェースとFPGA送信インタフェース MIPI D-PHY実装に向けたI/O規格 MIPI D-PHYの仕様 FPGA I/O規格の仕様 IBISシミュレーション PCBデザイン・ガイドライン まとめ AN 754のドキュメント改訂履歴：Intel®低コストFPGAのパッシブ抵抗ネットワークを備えたMIPID-PHYソリューション
MIPI D-PHYの仕様 x
レシーバに向けたMIPI D-PHYの仕様 トランスミッタに向けたMIPI D-PHYの仕様
FPGA I/O規格の仕様 x
MIPIレシーバに向けたFPGA I/O規格の仕様 MIPIトランスミッターに向けたFPGA I/O規格の仕様
IBISシミュレーション x
レシーバとしてのFPGA：HS-RXおよびLP-RXモードのシミュレーション レシーバとしてのFPGA：シミュレーション結果 トランスミッタとしてのFPGA：HS-TXおよびLP-TXモードのシミュレーション トランスミッタとしてのFPGA：シミュレーション結果
レシーバとしてのFPGA：シミュレーション結果 x
FPGA As Receiver: Simulation Results Using Cyclone® IV and インテル® Cyclone® 10 LP Devices レシーバとしてのFPGA： Cyclone® Vデバイスを使用した場合のシミュレーション結果 レシーバとしてのFPGA： インテル® MAX® 10デバイスを使用した場合のシミュレーション結果
トランスミッタとしてのFPGA：シミュレーション結果 x
トランスミッターとしてのFPGA： Cyclone® IVおよび インテル® Cyclone® 10 LPデバイスを使用したシミュレーション結果 トランスミッタとしてのFPGA： Cyclone® Vデバイスを使用した場合のシミュレーション結果 トランスミッタとしてのFPGA： インテル® MAX® 10デバイスを使用した場合のシミュレーション結果
AN 754: Intel® の低消費電力FPGAにおける受動抵抗ネットワークを使用するMIPI D-PHYソリューション

MIPIレシーバに向けたFPGA I/O規格の仕様

1.2 V LVCMOS、HSTL-12、およびLVDS I/O規格に向けたDC仕様は、それぞれのデバイスのデータシート に記載されたとおりです。FPGAがMIPI D-PHYレシーバとして機能する際、MIPI D-PHYトランスミッタから送信されたHigh-Speed信号とLow-power信号は、受動抵抗ネットワークを使用することでここで挙げるFPGA I/O規格を満たすことができます。

表 6.  1.2 V LVCMOS I/O規格のDC仕様
I/O規格 VCCIO (V) VIL (V) VIH (V)
Min Typ Max Min Max Min Max
1.2 V 1.14 1.2 1.26 –0.3 0.35 × VCCIO 0.65 × VCCIO VCCIO + 0.3
表 7.  シングル・エンドHSTL-12 I/Oリファレンス電圧の仕様
I/O規格 VCCIO (V) VREF (V) VTT (V)
Min Typ Max Min Typ Max Min Typ Max
HSTL-12 Class I、II 1.14 1.2 1.26 0.48 × VCCIO 6 0.50 × VCCIO 6 0.52 × VCCIO 6 — 0.50 × VCCIO —
0.47 × VCCIO 7 0.50 × VCCIO 7 0.53 × VCCIO 7
表 8.  シングル・エンドHSTL-12 I/O規格の信号仕様
I/O規格 VIL(DC) (V) VIH(DC) (V) VIL(AC) (V) VIH(AC) (V)
Min Max Min Max Min Max Min Max
HSTL-12 Class I、II –0.15 VREF – 0.08 VREF – 0.08 VCCIO + 0.15 –0.24 VREF – 0.15 VREF – 0.15 VCCIO + 0.24
表 9.  LVDS I/O規格のDC仕様
I/O規格 VCCIO (V) VID (V) VICM (V)
Min Typ Max Min Max Min 条件 Max
LVDS 2.375 2.5 2.625 100 — 0.05 DMAX ≤ 500 Mbps 1.8
0.55 500 Mbps ≤ DMAX ≤ 700 Mbps 1.8
1.05 DMAX > 700 Mbps 1.55
6 記載した値は、DC入力リファレンス電圧であるVREF(DC)です。
7 記載した値は、AC入力リファレンス電圧であるVREF(AC)です。
レベル 2 の表題