インテル® Cyclone® 10 LP FPGA デバイス用 Early Power Estimator ユーザーガイド

ダウンロード PDF
ID 683743
日付 5/08/2017
Public
ドキュメント目次
ドキュメント目次 x
1. インテル® Cyclone® 10 LP デバイス用 Early Power Estimator の概要 2. インテル® Cyclone® 10 LP デバイス用 Early Power Estimator の設定 3. インテル® Cyclone® 10 LP デバイス用 Early Power Estimator ワークシート 4. インテル® Cyclone® 10 LP デバイス用 Early Power Estimator の精度に影響する要因
1. インテル® Cyclone® 10 LP デバイス用 Early Power Estimator の概要 x
1.1. パワーモデル・ステータス 1.2. 改訂履歴
2. インテル® Cyclone® 10 LP デバイス用 Early Power Estimator の設定 x
2.1. システム要件 2.2. Early Power Estimator のダウンロードとインストール 2.3. 消費電力の見積り 2.4. 改訂履歴
2.2. Early Power Estimator のダウンロードとインストール x
2.2.1. Microsoft Excel* 2003 でのマクロ・セキュリティー・レベルの変更 2.2.2. Microsoft Excel* 2007 でのマクロ・セキュリティー・レベルの変更 2.2.3. Microsoft Excel* 2010 でのマクロ・セキュリティー・レベルの変更
2.3. 消費電力の見積り x
2.3.1. FPGAデザイン開始前の消費電力の見積り 2.3.2. FPGAデザイン作成中の消費電力の見積り 2.3.3. FPGAデザイン完了後の消費電力の見積り
2.3.1. FPGAデザイン開始前の消費電力の見積り x
2.3.1.1. Early Power Estimator への情報入力 2.3.1.2. 手動による値の入力
2.3.2. FPGAデザイン作成中の消費電力の見積り x
2.3.2.1. ファイルのインポート 2.3.2.2. Early Power Estimator (EPE) ファイルの生成 2.3.2.3. Early Power Estimator (EPE) スプレッドシートへのデータのインポート
3. インテル® Cyclone® 10 LP デバイス用 Early Power Estimator ワークシート x
3.1. Cyclone® 10 LP EPE - Main ワークシート 3.2. Cyclone® 10 LP EPE - Logic ワークシート 3.3. Cyclone® 10 LP EPE - RAM ワークシート 3.4. Cyclone® 10 LP EPE - DSP ワークシート 3.5. Cyclone® 10 LP EPE - I/O ワークシート 3.6. Cyclone® 10 LP EPE - PLL ワークシート 3.7. Cyclone® 10 LP EPE - Clock ワークシート 3.8. Cyclone® 10 LP EPE - Report ワークシート 3.9. Cyclone® 10 LP EPE - Enpirion ワークシート 3.10. 改訂履歴
3.1. Cyclone® 10 LP EPE - Main ワークシート x
3.1.1. Input Parameters 3.1.2. Thermal Power 3.1.3. Power Tree Design 3.1.4. Thermal Analysis
3.1.4. Thermal Analysis x
3.1.4.1. ヒートシンクの未使用 3.1.4.2. ヒートシンクの使用
3.8. Cyclone® 10 LP EPE - Report ワークシート x
3.8.1. 各電圧レールのスタティック電力とダイナミック電力 3.8.2. パワーアップ電流 3.8.3. 複数の電圧電源用の電源ブレイクアウト 3.8.4. パワー・レギュレーターの設定
4. インテル® Cyclone® 10 LP デバイス用 Early Power Estimator の精度に影響する要因 x
4.1. トグルレート 4.2. エアフロー 4.3. 温度 4.4. ヒートシンク 4.5. 改訂履歴
1. インテル® Cyclone® 10 LP デバイス用 Early Power Estimator の概要
2. インテル® Cyclone® 10 LP デバイス用 Early Power Estimator の設定
3. インテル® Cyclone® 10 LP デバイス用 Early Power Estimator ワークシート
4. インテル® Cyclone® 10 LP デバイス用 Early Power Estimator の精度に影響する要因

3.7. Cyclone® 10 LP EPE - Clock ワークシート

インテル® FPGA デバイスは、グローバル、リージョナル、および周辺クロック・ネットワークをサポートしています。Early Power Estimator (EPE) スプレッドシートでは、消費電力の差が重要ではないため、グローバルかリージョナル・クロックかを区別しません。

Early Power Estimator (EPE) の Clock ワークシートの各行は、クロック・ネットワークまたは個別のクロックドメインを表します。デザインモジュールごとに、次のパラメーターを入力します。

  • クロック周波数 ( 単位 MHz )
  • 各ネットワークで使用されるファンアウトの合計
  • グローバル・クロック・イネーブルの割合
  • ローカル・クロック・イネーブルの割合
図 20. EPE スプレッドシートの Clock ワークシート
表 14.  Clock ワークシート情報
カラムヘッダー 説明
Domain クロック・ネットワーク名を入力します（オプション入力）。
Clock Freq (MHz) クロックドメインの周波数を入力します。この値はデバイスファミリーのより大きい周波数仕様で制限されます。
Total Fanout このクロックで供給される FF( フリップフロップ )、RAM、DSP、および I/O ブロックのピンの総数を入力します。すべてのグローバルクロックとリージョナル・クロック信号により駆動されるリソース数は、Quartus II Compilation Report の Fan-out 列に表示されます。Compilation ReportでFitterを選択し、Resources Sectionをクリックします。Global and Other Fast Signalsを選択し、Fan-outをクリックします。
Global Enable % クロックツリー全体がイネーブルされる時間の平均割合を入力します。各グローバ ル・クロック・バッファーは、クロックツリー全体をダイナミックにシャットダウ ンするために使用できるイネーブル信号があります。
Local Enable %

クロックイネーブルがデスティネーション・フリップフロップに対して High の時間の平均割合を入力します。

ALM の フリップフロップ に対するローカル・クロック・イネーブルは、LAB 幅の信号になります。いずれかのフリップフロップがディスエーブルされると、LAB 幅のクロックもディスエーブルされ、クロックの消費電力とダウンストリーム・ロジックの消費電力が削減されます。このワークシートは、クロックツリーの消費電力への影響のみをモデル化しています。

Total Power (W) クロック分配に起因する総消費電力を単位 W で示します。この値は自動的に計算されます。
User Comments コメントを入力します（オプション入力）。

クロック・ネットワークについて詳しくは、Cyclone® 10 LP Device Handbook のClock Networks and PLLs®の章を参照してください。

レベル 2 の表題