インテル® Cyclone® 10 LP FPGA デバイス用 Early Power Estimator ユーザーガイド

ID 683743
日付 5/08/2017
Public
ドキュメント目次

3.2. Cyclone® 10 LP EPE - Logic ワークシート

EPE スプレッドシートの Logic ワークシートの各行は、個々のデザインモジュールを表します。

デザインモジュールごとに、次のパラメーターを入力します。

  • 組み合わせアダプティブ・ルックアップ・テーブル (ALUT) 数
  • フリップフロップ (FF) 数
  • クロック周波数 ( 単位 MHz)
  • トグルレート
  • 平均ファンアウト
図 13. EPE スプレッドシートの Logic ワークシート
表 8.  Logic ワークシート情報
カラムヘッダー 説明
Module デザインの各モジュール名を入力します ( オプション入力 )。
#LUTs

組み合わせルックアップ・テーブル (LUT) 数を入力します。

Quartus® Prime Compilation Report Resource Usage Summary セクションからの「 Combinational ALUTs 」の値になります。

#FFs

このモジュールの FF( フリップフロップ ) の数を入力します。

Quartus® Prime Compilation ReportのResource Usage Summary セクションの 「 Register ALUTs 」 と 「 Dedicated logic registers 」 の合計になります。

クロックの配線消費電力は、EPE スプレッドシートの Clock ワークシートで個別に計算されます。

Clock Freq (MHz)

クロック周波数を単位 MHz で入力します。この値は、デバイスファミリーのより大きい周波数仕様により制限されます。

トグルレート 12.5% で 100 MHz の周波数の場合、各 LUT または FF の出力トグルは1秒あたり1,250 万回 (100MHz × 12.5%) トグルします。

Toggle%

クロックサイクルごとのロジックトグルの平均割合を入力します。トグルレートの範囲は、0~100%です。一般的に、トグルレートは 12.5% で、これは 16 ビット・カウンターのトグルレートです。トグルレートを低く見積らないよう、より高いトグルレートを使用してください。たいていのロジックは頻繁にはトグルしないため、トグルレートは 50% 未満が現実的です。

例えば、入力が VCC に接続された TFF (T フリップフロップ ) は、クロックサイクルごとに出力がロジック状態を変化させるため、トグルレートは 100% です。4ビット・カウンターの例を参照してください。

Average Fanout LUT および FF の出力によって供給されるブロックの平均数を入力します。
Thermal Power (W)–Routing

配線見積りによる消費電力を単位 W で示します。

配線消費電力は、配置配線によって異なり、デザインの複雑さに関係します。ここに示された値は、100 以上のデザインの観測に基づいた配線消費電力を表しています。

デザインの配線に基づく解析の詳細については、 Quartus® Prime Power Analyzer を使用します。

Thermal Power (W)–Block

ALM の内部トグルに起因する消費電力を単位 W で示します。

ロジックブロック消費電力は、実装された機能と各種入力の相対的なトグルレートの組み合わせです。EPE スプレッドシートでは、100 以上の実際のデザインで観測した動作に基づく見積りを使用します。

デザインの正確な合成に基づく正確な解析は、 Quartus® Prime Power Analyzer を使用します。

Thermal Power (W)–Total 総消費電力を単位 W で示します。総消費電力は、配線消費電力とブロック消費電力の合計です。
User Comments コメントを入力します(オプション入力)。
図 14. 4 ビット・カウンターの例

最初の TFF の出力 cout0 LSB は、クロックサイクルごとに信号がトグルするため、トグルレートは100% です。2番目の TFF のcout1出力は、信号が2クロックサイクルごとにトグルするため、トグルレートは 50% です。結果として、3番目の TFF のcout2出力と4番目の TFF のcout3出力のトグルレートは、それぞれ 25%と12.5% です。したがって、この4ビット・カウンターの平均トグルレートは、(100 + 50 + 25+ 12.5)/4 = 46.875% になります。

ロジック・アレイ・ブロックのコンフィグレーションについて詳しくは、Cyclone® 10 LP Devie Handbook のLogic Array Blocks and Adaptive Logic Modulesの項を参照してください。