AN 539: インテル® FPGAデバイスにおけるCRCを使用したエラー検出および回復のテスト方法

ID 683075
日付 8/09/2019
Public
ドキュメント目次

1.3.1.4. ユーザーロジック制御ブロック

ユーザーロジック制御ブロックを定義する必要があります。このアプリケーション・ノートでは、デザイン例が提供されています。このデザイン例では、ユーザーロジック制御ブロックがWYSIWYGアトムの入力ポートを制御し、ユーザー・アップデート・レジスターの内容を読み出します。ユーザー・アップデート・レジスターは、EMRの内容で更新されます。ユーザー・アップデート・レジスターの内容を読み出すには、次の手順を実行します。

  1. SHIFTnLD信号をLowに駆動します。
  2. CLK_inを少なくとも2サイクル待機します。
  3. 1つの立ち上がりエッジにCLK_inを1サイクルクロックし、ユーザー・アップデート・レジスターの内容をユーザー・シフト・レジスターにロードします。
  4. SHIFTnLD信号をHighに駆動します。
  5. CLK_inを29サイクルクロックし、30ビットのエラー位置情報を読み出します。
  6. CLK_inをさらに16サイクルクロックし、エラーの症状を読み出します。