Mailbox Client Intel® FPGA IPユーザーガイド

ダウンロード PDF
ID 683290
日付 4/01/2024
Public
ドキュメント目次
ドキュメント目次 x
1. Mailbox Client Intel® FPGA IPユーザーガイド 2. 付録: CONFIG_STATUS および RSU_STATUS エラーコードの詳細
1. Mailbox Client Intel® FPGA IPユーザーガイド x
1.1. リリース情報 1.2. デバイスファミリーのサポート 1.3. パラメーター 1.4. Mailbox Client Intel® FPGA IPコアのインターフェイス信号 1.5. Mailbox Client Intel FPGA IP Avalon® Memory-Mappedインターフェイス 1.6. コマンドおよび応答 1.7. コマンドFIFOと応答FIFOの深度指定 1.8. 暗号化サービスの有効化 1.9. Mailbox Client Intel® FPGA IPの使用 1.10. クアッドSPIフラッシュ Mailbox Client Intel FPGA IPコアにアクセスするユースケース例 1.11. Nios® IIおよび Nios® VプロセッサーのHALドライバー 1.12. Mailbox Client Intel FPGA IPユーザーガイド・アーカイブ 1.13. Mailbox Client Intel® FPGA IPユーザーガイドの改訂履歴
1.4. Mailbox Client Intel® FPGA IPコアのインターフェイス信号 x
1.4.1. クロック・インターフェイスとリセット・インターフェイス 1.4.2. Avalon® Memory-Mappedインターフェイス 1.4.3. AXIマネージャー・インターフェイス
1.5. Mailbox Client Intel FPGA IP Avalon® Memory-Mappedインターフェイス x
1.5.1. 割り込みイネーブルレジスター 1.5.2. 割り込みステータスレジスター 1.5.3. タイマーレジスター
1.6. コマンドおよび応答 x
1.6.1. 操作コマンド 1.6.2. エラーコードの応答 1.6.3. エラーコードの回復
1.11. Nios® IIおよび Nios® VプロセッサーのHALドライバー x
1.11.1. Mailbox Client HAL API 1.11.2. LibRSU HAL API
1.11.1. Mailbox Client HAL API x
1.11.1.1. Mailbox ClientドライバーAPI
1.11.2. LibRSU HAL API x
1.11.2.1. コンフィグレーション・パラメーター 1.11.2.2. エラーコード 1.11.2.3. 有効なSPTまたはCPBなしでのLibRSU HAL APIの使用 1.11.2.4. データ型 1.11.2.5. 関数 1.11.2.6. RSUクライアントAPI
1. Mailbox Client Intel® FPGA IPユーザーガイド
2. 付録: CONFIG_STATUS および RSU_STATUS エラーコードの詳細

1.11.2.1. コンフィグレーション・パラメーター

LibRSU HAL APIコンフィグレーション・パラメーターはボード・サポート・パッケージ (BSP) 設定ファイルに格納されています。コンフィグレーション・パラメーターは、BSP Driver タブを使用して編集することができます。指定しない場合は、LibRSU HAL APIではデフォルト値が使用されます。

表 27.  コンフィグレーション・パラメーター
変数 デフォルト値 詳細
rsu_protected_slot -1 特定のスロット番号の保護を可能にします。この機能では、0から31までのスロットのみを保護することができます。デフォルト (rsu_protected_slot = -1) では、スロットは保護されません。
rsu_log_level 3 表示するログ情報の量をカスタマイズすることができます。可能な入力は1、2、3です。デフォルトでは、ログレベルは3に設定され、すべてのログ情報が表示されます。
enable_spt_checksum Disable SPTチェックサムのチェックとメンテナンスを有効にします。デフォルトでは、SPTチェックサム機能は無効になっています。
enable_rsu Disable RSU機能を有効にします。デフォルトではこの機能は無効になっており、Mailbox Client Intel FPGA IPコアはRSU機能なしで動作します。

fpga_device

  • Stratix10
Disable 選択しているインテルFPGAデバイスをターゲットとしたコンフィグレーションを可能にします。デフォルトでは、コンフィグレーション・ターゲットは Agilex™ 7デバイスです。そのため、 Stratix® 10の設定は無効になっています。
レベル 2 の表題