インテルのみ表示可能 — GUID: jwu1494232035797
Ixiasoft
1.1. リリース情報
1.2. デバイスファミリーのサポート
1.3. パラメーター
1.4. Mailbox Client Intel® FPGA IPコアのインターフェイス信号
1.5. Mailbox Client Intel FPGA IP Avalon® Memory-Mappedインターフェイス
1.6. コマンドおよび応答
1.7. コマンドFIFOと応答FIFOの深度指定
1.8. 暗号化サービスの有効化
1.9. Mailbox Client Intel® FPGA IPの使用
1.10. クアッドSPIフラッシュ Mailbox Client Intel FPGA IPコアにアクセスするユースケース例
1.11. Nios® IIおよび Nios® VプロセッサーのHALドライバー
1.12. Mailbox Client Intel FPGA IPユーザーガイド・アーカイブ
1.13. Mailbox Client Intel® FPGA IPユーザーガイドの改訂履歴
インテルのみ表示可能 — GUID: jwu1494232035797
Ixiasoft
1.5.2. 割り込みステータスレジスター
interrupt_status レジスターを使用して、FIFOの状態の監視や無効なコマンドの識別を行います。
ロジックで interrupt_status レジスターのエラービットをポーリングすることができます。もしくは割り込みイネーブルレジスターのEN_COMMAND_INVALID ビットをコンフィグレーションし、エラー発生時に割り込みを引き起こすことができます。
エラーが発生すると、Mailbox Client IPは保留中の応答をすべてクリアします。ロジックでは、エラー発生後にMailbox Client IPからの応答を想定しないでください。ロジックで少なくとも10クロックサイクルの間リセットをアサートし、Mailbox Client IPをリセットする必要があります。
ビット | フィールド | アクセス | デフォルト値 | 詳細 |
---|---|---|---|---|
31:8 | 予約済み | |||
9 | RD_RSP_FIFO_WHEN_EMPTY | R | 0x0 | 空の状態の応答FIFOへの読み出し検出時の割り込み
|
8 | WR_CMD_FIFO_WHEN_FULL | R | 0x0 | フルの状態のコマンドFIFOへの書き込み検出時の割り込み
|
7 | CRYPTO_ERROR_RECOVERY_PROGRESS 8 | R | 0x0 | 暗号化 (crypto) フローのエラー回復フロー進捗割り込み
|
6 | CRYPTO_MEMORY_TIMEOUT 8 | R | 0x0 | 暗号化サービスのメモリー・ターゲット・タイマー割り込み。タイムアウト値は、Mailbox Client IPの Crypto Memory Timeout Value パラメーターによって設定されます。
|
5 | BACKPRESSURE_TIMEOUT | R | 0x0 | SDMバックプレッシャー・タイマー割り込み
|
4 | EOP_TIMEOUT | R | 0x0 |
End of Packet (EOP) タイマー割り込み
次の理由により、Mailbox Client IPでEOP付きの完全なコマンドを受信していないことを示します。
|
3 | COMMAND_INVALID | R | 0x0 | 無効なコマンド割り込み。コマンドヘッダーで指定されているコマンド長と送信されたワード数が一致しないことを示します。ハードウェアでこのビットをクリアします。
|
2 | Reserved | - | - | 予約済み |
1 | CMD_FIFO_NOT_FULL | R | 0x0 | コマンドFIFOがフルの状態ではないことを示す割り込み
FIFOはこのビットを自動的にクリアします。このビットを手動でクリアする必要はありません。 |
0 | DATA_VALID | R | 0x0 | データ有効割り込み
FIFOはこのビットを自動的にクリアします。このビットを手動でクリアする必要はありません。 |